Устройство для сложения чисел в из-быточной системе счисления
ОПИСАНИЕ
<11 824199
Сооз Советских
Социалистических
Республик
=е
К АВТОРСКОМУ СВИДЕТИЗЬСТВУ (51)М. Кл.
G 06 F 7/49 (б l ) Дополнительное к авт. саид-ву (22) Заявлеио 040779 (21) 2792339/18-24 с присоединением заявки No(23) Приоритет
Государственный комитет
СССР но делам изобретений н открытий
Опубликовано 23D431.Бюллетень N9 15
М) ПЖ 681.325 (088.8) Дата опубликования описания 230481 (72) Авторы изобретения
В.A. Телековец, И.A. Ширванян и Н.Д. Белая л
4 — 1
Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ CJIOKEHHR N ЧИСЕЛ В ИЗБЫТОЧНОЙ
СИСТЕМЕ СЧИСЛЕНИЯ
Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных системах, .работающих в избыточной системе счисления.
Известно устройство для сложения чисел, содержащее два функциональных регистра, два шифратора, сумматор и выходной регистр в котором произво- 1 дится одновременное сложение нескольких чисел в избыточной системе счисления с последовательным поразрядным. вводом операндов fi).
Однако устройство осуществляет сложение и чисел только в двоичной избы- тз точной системе счисления.
Наиболее близким к предлагаемому является устройство для сложения N чисел в избытоЧной двоичной системе счисления, содержащее первый и вто- 20 рой m-разрядные двоичные сумматоры, соединенные с входными шинами соответственно отрицательных и положительных значений слагаемтх, два регистра задержки, входы которых подключены к выходам с первого по (m-1)-й разряды двоичных сумматоров, и последовательный сумматор в избыточной двоичной системе счисления, первый и второй выходы которого подключены к- вы- ЗО ходам старших m-х разрядов двоичных сумматоров, а третий и четвертый его входы соединены с выходами старших (m-1)-х разрядов регистров задержки, в которых производится последовательный поразрядный ввод одновременно и чисел (2 ).
Недостатком известного устройства является то, что оно работает только в двоичной избыточной системе счисления, т.е. при P=2
Цель изобретения — расширение функциональных возможностей, заключающееся в возможности последовательного поразрядного сложения N чисел в избыточной системе счисления с основанием P=2".
Для достижения поставленной цели в устройство, содержащее. первый и второй и-разрядные двоичные сумматоры (I og> И (р-1)c m
824199 (k+1)-го по (m- )-й подключены к выходам (m-2k) младших разрядов соответственно первого и второго регистров задержки, и сумматор для избыточной системы счисления, введены два элемента ИЛИ, третий регистр задержки, комбинационный сумматор и блок коммутации результата, причем выходы k старших разрядов первого двоичного сумматора и первого регистра задержки подключены к первой и второй группам положительных входов операн-, о дов сумматора для избыточной системы счисления, первая и вторая группы отрицательных входов которого соединены с выходами k старших разрядов . второго двоичного сумматора и второго 15 регистра задержки, выходы переноса первого и второго двоичных сумматоров соединены с первыми входами соответственно первого и второго элементов
ИЛИ, вторыми входами соединенных с выходами соответственно положительного и отрицательного переносов сумматора в избыточной системе счисления, выходы суммы которого подключены к входам третьего регистра задержки, псдключенного выходом к первым входам разрядов комбинационного сумматора,.у которого второй вход первого разряда соединен с выходом первого элемента ИЛИ, вторые входы остальных разрядов соединены с выходом второго элемента ИЛИ, а выходы подключены к входам блока коммутации результата, соединенного с выходными положительными и отрицательными шинами результата. Кроме того, выход переноса ком- 3 бинационного сумматора соединен с входом переноса его первого разряда.
На чертеже приведена структурная схема устройства для сложения и чисел в избыточной системе числения. 4О
Устройство содержит первый и второй двоичные сумматоры 1 и 2, первый и второй регистры 3 и 4 задержки, сумматор 5 для избыточной системы счисления, элементы ИЛИ 6 и 7, третий регистр 8 задержки, комбинационный сумматор 9 и блок 10 коммутации результата.
Входы первых k разрядов первого и второго двоичных сумматоров 1 и 2 соединены C выходными Nk положительными 11 и Nk отрицательными 12 шинами соответственно. Выходы (m-k) младших разрядов первого и второго двоичных сумматоров 1 и 2 соединены с входами первого и второго регистров 3 и 4 задержки, выходы (m-2k) младших разрядов которых подключены к входам разрядов с (1с+1)-ro по, (m-k)-й соответственно первого и второго двоичных сумматоров 1 и 2. 60
Выходы k. старших разрядов первого двоичного сумматора 1 и первого регистра 3 задержки соединены с первой и второй группами положительных входов сумматора 5 для избыточной системы счисления, первая и вторая группа отрицательных входов которого подключены к выходам k старших разрядов второго двоичного сумматора 2 и второго регистра 4 задержки. Выходы переноса первого и второго двоичных сумматоров 1 и 2 соединены с первыми входами соответственно первого и второго элементов ИЛИ б и 7, вторые входы которых подключены к выходам соответственно положительного и отрицательного переносов сумматора 5 . для избыточной системы счисления, выходы суммы которого подключены к входам третьего регистра 8 задержки. Выходы третьего регистра 8 задержки,соединены с первыми входами разрядов комбинационного сумматора 9, у которого второй вход первого разряда соединен с выходом первого элемента ИЛИ 6, вторые входы остальных разрядов подключены к выходу второго элемента ИЛИ 7, а выходы подключены к входам блока 10 коммутации результата, соединенного с выходными положительными.13 и отрицательными 14 шинами результата. Выход переноса комбинационного сумматора 9 соединен с входом его первого разряда.
Устройство работает следующим образом.
В каждом i ì такте работы на входы первых k разрядов первого и второго двоичных m-разрядных сумматоров 1 и 2 (Iog N(p-1) 12 подаются значения i-ro разряда N суммируемых аргументов,. начиная со старшего разряда, выраженные .цифрами P-1, P-2, ..., Т,0,1... Р-2, P-1. В двоичных сумлаторах 1 и 2 образуются двоичные коды сумм соответственно положительных и отрицательных значений i-го разряда N суммируемых аргументов, которые суммируются с двоичными кодами состояния, поступающими на входы разрядов с (k+1)-ro no (m-k)-й с выходов (m-2k) младших разрядов соответственно первого и второго регистров 3 и 4 задержки. На выходах первого и второго двоичных сумматоров 1 и 2 получают (m+1)-е разрядные положительную S„. и отрицательную S ° суммы значений i-го раз1 ряда суммируемых аргументов и значений кодов состояния предыдущего (i-1)-го такта сложения. Значения (m-k) младших разрядов сумм S и S. с выходов разрядов с первого по (m-k)-й первого и второго двоичных сумматоров 1 и 2 подаются соответственно в первый и второй регистры 3 и 4 задержки, образуя коды состояния для следующего (i+1)-го такта сложения. Значения разрядов суммы S. o (m-k+1)-ro по m-й с вы1 ходов старших разрядов первого двоичного сумматора 1 подаются на первую 824199 Б аа! а,) Ь. Ь„. П„(С (Г+С. (2. О О О 0 00000 00000 00 00 00 00 О 0,00 0,00 0 1 3 3 3 01001 2 2 2 3 00100 -3 3 3 О 00000 00000 10 00011 01 00110 00 00 00 00 0 0,10 00 01 00 0 0,10 01 00 11 1 0,00 00 00 10 О 1,10 00 01 00 О 0,01 0,00 0 0 10 2 0,01 1 4 1 2 2 00101 00000 01 5 О О О 00000 ООООО 00 0,00 0 1,10 1 б О 0 0 00000 00000 ОО 00 00 00 О 0,00 0,01 1 группу положительных входов сумматора 5 для иэбыточной системы счисления, образуя положительное значение первого числа а, отрицательное значение которого подается на первую группу отрицательных входов сумматора 5 с выходов k старших разрядов второго двоичного сумматора 2. С выходов |старших разрядов первого регистра 3 задержки на вторую группу положительных входов сумматора 5 подается положительное значение второго числа Ь. 1 отрицательное значение которого подается на вторую группу отрицательных входов сумматора 5 с выходов k старших разрядов второго регистра 4 задержки. Сложение чисел а„. и b1 в сум- 15 маторе 5 производится в обратном коде, поэтому отрицательные значения чисел а и b преобразуются в обратный код. На выходах сумматора 5 получают значения переноса Г и .суммы 2() 1 С.,; по следующему алгоритму 1 .три 0, +Ъ„>р < П = 1 при Q; +Ъ <р 0 при p: <а„- Ь„<р-4 с4„ + Ь„ -p при П ° = 1 25 С. = Ч1+Ъ„. р- ри П =1 а;+Ь„. при П1 =0 Полученное значение суммы C в вице (k+1)-ro разрядного числа в обратном коде подается в регистр 8 задерж- 30 ки, где задерживается на один такт сложения и подается на первые входы разрядов комбинационного сумматора 9. Значения переноса П с выходов поло1 жительного и отрицательного перено- 35 сов сумматора 5 подаются на вторые входы соответственно первого и второго элементов ИЛИ б и 7, на первые входы которых подаются значения (m+1)-ro разряда сумм и S„. с выходов переноса соответственно первого и второго двоичных сумматоров 1 и 2. Ком- Результат сложения Z. 2, что до1-й казывает работоспособность устройства. Таким образом, путем введения в 60 устройство двух элементов ИЛИ, регистра задержки, комбинационного сумматора и блока коммутации результата, получена возможность поразрядного сложения N чисел в избыточной системе бинационный сумматор 9 суммирует задержанную регистром 8 сумму С с значениями переносов с выходов элементов ИЛИ б и 7 в обратном коде и выдает результат Z в виде (k+1) разрядного числа, старший разряд которого явля ется э наковым. Так как р-1<С„.,, < р-1, то получаемая в комбинационном сумматоре 9 сумма р-1<П.+С ° с р- 1; Поло1 жительное значение переноса П пос" тупает на второй вход первого разряда комбинационного сумматора 9, а на вторые входы остальных его разрядов подается отрицательное значение переноса П„ . В соответствии с правилами сложения чисЕл в обратном коде при переполнении комбинационного сумматора 9 с выхода переноса на вход переноса его первого разряда подается единица„ В зависимости от знака суммы П + +С„. 4, бЛОК 10 коммутации результа1 та подает прямые значения k разрядов этой суммы на положительные шины 13 результата (при П„.+C. „ тО) или инверсные значения k разрядов на отрицательные шины 14 результата (при П1+С„„< 0) . По выходным шйнам 13 и 14 вйводятся поразрядные значения результата Z< + (где q=m/k — число разрядов сдвйга результата в сторону старших разрядов), начиная со старшего разряда. Для пояснения работы устройства в таблице приведен пример сложения трех чисел A=3231, B=3332 и C=3352 в избыточной системе счисления с основанием P=2 "=4, т.е. при k=2, m=4, q=2 A 3231 В 3232 С 3302 21811 счисления с основанием Р=2". При этом ввод операндов и вывод результата старшими разрядами вперед осуществляется одновременно, что увеличивает быстродЕйствке примерно в п раз (п— число разрядов суммируемых аргумен" тов) по сравнению с суммированием аргументов младшими разрядами вперед. Для сложения и чисел с помощью после824199 довательных сумматоров для сложения двух чисел в избыточной системе счисления потребовалось бы не менее N-1 таких сумматоров, что сложнее предлагаемого устройства примерно в й/2 раза. Формула изобретения Устройство для сложения и чисел в избыточной системе счисления, содержащее первый и второй m-разрядные двоичные сумматоры log N(p-1)< се2К,3k, ...,<1о9 й(р-1)+k), входы первых k разрядов которых подключены соответственно к Nk положи- 15 тельным и Nk отрицательным входным шинам операндов устройства, первый и второй регистры задержки подключены к выходам (m-k) - младших разрядов соответственно первого и gp второго двоичных сумматоров, входы разрядов которых c(k+1)-ro йо (m-k)-й подключены к выходам (m-2k) младших разрядов соответственно первого и. второго регистров задержки, и сумматор в избыточной системе счисления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, заключающегося в возможности последовательного поразрядного сложения М чисел в избыточной системе счисления с основанием Р=2 в него введены два элемента ИЛИ, третий регистр задержки, комбинационный сумматор и блок коммутации результата, причем выходы k старших разря1 дов первого двоичного сумматора и первого регистра задержки подключены к первой и второй группам положительных входов операндов сумматора для избыточной системы счисления, первая и вторая группы отрицательных входов операндов которого соединены с выходами k старших разрядов второго двоичного сумматора и второго регистра задержки, выходы переноса первого и второго двоичных сумматоров соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторыми входами соединенных с выходами соответственно положительного и отрицательного переносов сумматора в избыточной системе счисления, выходы суммы которого подключены к входам третьего регистра задержки, подключенного выходом к первым входам разрядов комбинационного сумматора, второй вход первого разряда которого соединен с выходом первого элемента ИЛИ, вторые входы остальных разрядов соединены с выходом второго элемента ИЛИ, а выходы подключены ко входам блока коммутации результата, соединенного с выходными положительными и отрицательными шинами результата устройства. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 634274, кл. G 06 F 7/385, 1976. 2. Авторское свидетельство СССР по заявке 2665233/18-24, кл. С 06 F 7/385, 1978 (прототип). 824199 Составитель Н. Слюсарев, Редактор A. Шишкина Техреду.Бабинец Корректор Г. Назарова Заказ 2112/71 Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская:наб., д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
