Многозначный универсальный логическиймодуль

 

Союз Советских

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Социалисткческкх

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 27.09.78 (21) 2667220,18-21 (51) М.Кл. H 03 K 19 00 с лрисоединением заявки— (23) Приоритет— (43) Опубликовано 07.05.81. Бюллете!!ь М 17

Государственный комитет по делам изобретений н открытий (53) УДК 621.374 (088.8) (45) Дата опубликования Огп!са;!пя 26.00. 1 (72) Авторы изобретеяия!

А. К. Флоров, 1О. А. Галяс и BI! А. Пащенко

Днепропетровский ордена Трудового Красного Знамени государственный университет имени 300-летия воссоединения Украины с Россией (71) Зая.витель (54) МНОГОЗНАЧ НЫЛ УНИВЕРСАЛ ЬНЫИ

ЛОГИЧЕСКИЙ МОДУЛЬ

Изобретение относится к вычислительной технике и может быть использовано при построении комбинационной части различного рода дискретных устройств р ":ekI;ч!гой логики, где р — простое, а т.— цслое !1оложительное число.

Известны А-значные унив"рсальные логические модули с и функп: Ioèaëüèû.à,I и

Й" пастрое ными входами, обладающие древовидной структурой и состоящие пз однотнп1 ых ячеек, "а)кдая из которых представляет собой универсальный логический модуль с Однl!м (11упк!!пональным и /Г HBстросчными входами (1).

H-,-c.--. к;...:,: I:ëв"стных устройств являются с.".ожпость процедуры тестового контроля правильности функционирования, низкая технологичность и высокая сто.!мость про»зводства в интегральном исполнении.

Известен двузначный универсальный лоп!ческий модуль с и функцпопдльпымп и настроечными входами, обла;!а!о!ц!!й древовидной структурой и состо;тщий из однотипных ячеек, каждая из которых представляет собой унпвсрса -.üíûé логичес:.ий модуль с одним функциональным и двумя наст",Осчпыми входами и содержит два двухвходовых элемента II, один двухвходовый элемент ИЛИ и один инвертор; при этом первый вход первого элемента И подключен к одному настроечному входу, первый вход второго элемента И вЂ” ко ьторому настроечному входу, функциональный вход подключен ко второму входу второго элемента И и через пнвертор — ко второму входу первого элемента И, выходы элементов l i, соответственно. подключены ко входам элемента ИЛИ, выход которого является выходом ячейки (2), Иедостакамн такого унивсрсального логического модуля также являются слож-!., ст;, пропедуры тестового контроля прав»л-иост: его функционирования, низкая —.=:,:.ологичность и высокая стоимость про15 1:ЗВОДСтва в интЕГралЬНОМ ИСпОлнениИ вследствие незначительной регулярности структуры.

Целью изобретсния является упрощение процедуры тестового контроля правильнос20 тп функционирования, а также повышение технологичеспости II снижение стон мост I производства в интегральном исполнении вследствие улучшения регулярности стру!— туры . ля значностей, являющихся степенью

25 ит простого числа р.

Для достижения поставленной цели в многозначном универсальном лоп!ческом модуле с и функциональными /г" иастроечи:= . !! входа ми, обладающем древовидно"!

Зо структурой и состоящем из однотипных яч:ек, каждая из которых представляет собой универсальный логичсcê:rri модуль с одним функцiroнальным и /г настроечными входаiv.>i, Каждая Ячейка ВЫПОЛНСНа В Вндс ПОслсдовательного включения чередующихся между собой (р" --1) двухвходовых элементов сложения, элементов Искгпочающее

ИЛИ при /г =2 и (р" — 1) двухвходовых элементов умножения (элементов И прп

/г=2) в конечном поле Г/Г(р"). При этом выход после.1нсго элемента сложения является выходом ячейки, второй вход каждого элемента сложения и псрвый вход первого элемента умножения являются настроечными входамп ячейки, а второй вход ка «„". о элемента умножения подключен к фупкцио113,1l>1:О! iУ Вхо, 1У 11чсйьп1.

На фиг. 1 представлен двухзначный универсальный логический модуль, обладающий од им выходом 1, тремя функцпональнымп 2 — 4 и восемью настроечныM1.

5 — /2 Входами, который состоит из семи однотипных ячеек 18 — 19. Выход 1 и функциональный вход 2 модуля являются, соотьстствснно, выходом и функциональным

Входом ячейки 18, а настроечные входы последней подключены и выходам ячеек /4 и

/5, функциональные входы которых под;л1очг:ны к функциональному входу 8 универсального логического модуля. Настроечные l3xorû ячеек 14 и 15 подключены соответственно к выходам ячеек 16 и 17, !8 и 19, функциональные входы которых подключены к функциональному входу 4 универсального модуля. Настроечные входы 5 и б, 7 1

8, 9 и /О, 11 и 12 универсального логического модуля являются одновременно настроечными входами ячеек 16 — 19.

На <рнг, 2 представлена ячейка двухзначного универсального логического модуля, обладающая одним выходом 20, одним функциональным 21 и двумя настроечными

Входами 22 и 28, по..1ключенными соответственно к логическим элементам Исключающее ИЛИ (24) и И (25), включенным последовательно и выполняющим логические функции сложения и умножения в конечном поле О/ (2), На фиг. 3 rrpeдставлсн трехзначный униВерсальный логический модуль, обла,1а1Огппй одним Выходом 26, двумя функциопальнымн 27, 28 и девятью настроечными

29 — 87 входами, который состоит из четырех однотипных ячеек 88 — 41. Выход 26 и функциональный вход 27 модуля являются соответственно выходом и функциональным входом ячейки 88, а ее настроечные входы подключены к выходам ячеек 89, 40, 41.

Функцио1.альные входы последних подключены к функциональному входу 28 универсального логического модуля, а 1настросчные входы являются одновременно настроечными входами 28 — 87 модуля.

На фиг. 4 представлена структурная схема ячейки тпехзначного чнивепса rrr.rrnrn логического модуля, обладающей одним вы.;одом 42, одним функциональным 48 и трем я настроечными 44 — 46 входами и состоящей из последовательно включенных черсlorrr!!ateÿ между собой элементОВ сложения и элементов умножения 47 — 50, выполняющих логические функции сложения и умножения в конечном поле GF(8).

Функциональный вход 48 подключен к

1О одному из двух входов элементов умножения 48 и 50, настросчные входы 44 и 45— к одному из двух входов элементов сложения 47 и 49, настроечный вход 49 подключен ко Второму входу элемента 50.

15 Двухзг1ачный универсальный логи 1сс-. кий модуль работает следующим образо., С помощью сигналов, поступающих на настроечные входы 5 — 12, осуществляется настройка модуля на реализацию любой из

20 двухзначных функций от трех псрсмс:1ных.

В зависимости от значений, подаваемых на настроечные входы 5 и б, 7 и 8, 9 «10, 11 и 12 и функциональный вход 4 универсального модуля, на выходах ячеек 16 — 19 появляются величины, однозначно определяемые логикой функционирования последовательно включенных элементов умножения и сложения и поступающие на настроечные входы ячсек /4 и 15. Значения на входах

30 последних зависят также от сигнала, присутствующего на функциональном входе 8, и поступают на пасгроечные входы ячейки

/8, которая вырабатывает выходной сигнал универсал1пого логп1сского модуля в зависимости от значения на функциональном входе 2.

Функционировагн1е трехзначного универсального логического модуля аналогично работе двухзначного мо 1уля.

4О Для выявления как одиночных, так и кратных константных неисправностей на

Входах и выходах логических элементов изВестных многозначных универсальных логических модулей с и функциональным и

45 /г" настроечными входами необходимо 2/г" тестов, которые для двухзначного (й=2) универсального логического модуля с п=8 функциональными и 2 =8 настроечными входами, выбранного в качестве прототипа, приведены в таблице 1, где порядковый номер каждого столбца соответствует номеру

В х Од а м Оду,11 я н а ф и г. 1 .

Если значность k предлагаемого униВерсального логического модуля равна двум, то для обнаружения одиночных контактных неисправностей па входах и выходах логических элементов И и Исключающее ИЛИ требуется (2п+1) тестов, а для

Выявления кратных константных неисправностей — — 2 "+1 тестов, Эти тестовые мноб5 жества для случая п=З приведены в таблицах 2 и 3 соответственно, где порядковый номер каждого столбца совпадает с

14AMOilAM АУп;Т 9 3 ли туг чл ту ) Лът1 1

828415 аблица 1

) 2; 3 4 5

) )

) 1

l 0! ! !

О, .О

0 !

3

6

)

О

1 о )

О

О и !

0 )

9, О

)0 I )

ll О

12 1

1 I

0 I

О 1 ! l

1 1

13

14

16

О !

О !

Таблица 2

1, 2

3, 6 7 8 !

11 ) 12

10 (1

О

О

О

l

О

О

О

О

О

1

3

5

7

888

1 1

1 О

0 О

0 О

1

1

1

1

1

l 1

О

0!

О !

О, ) о о о

Таблица 3

9 10 11

6 7 8

2 3

)! О I О О

О I 0 О! О 0 ) О

1 )

11! 11

О 1

О О

О, О

О, О

О О

О, О

О; О

О ) О

1 ) О

О !

1

1

О

1

) О

О ()

О

О

О

О

О

О! 1

1 I

1 1

О и

О; О

0 0! О,: О

Из сравнения числа необходимых тестов для предлагаемого и известного модулей следует, что для первого процедура тестового контроля в общем случае почти в два раза проще: с увеличением k отношение величине 1/2.

k" )-2 (/г" — 1) /(/г — 1) + 1/(2k ") стремится к

Вместе с тем структура предлагаемого многозначного универсального логического модуля значительно более регулярна, что

Если значность больше двух (й)2), то для обнаружения кратных константных неисправностей на входах и выходах элементов сложния и умножения в конечном поле

GF(pm) предлагаемого многозначного универсального логического модуля требуется

k"-+2 (k" — 1) /(k — 1) + 1 тестовых наборов, которые для 1=3 и n=2 приведены в таблице 4, где номер каждого соответствует номеру входа логичекого модуля на фиг. 3.

1

3

5 1

7 1

9

11

12

13 О

14 О

16 0

О

1

1 1

) !

1

О

О

О

О

О

О

I

О 0

0 О о о

О О

О l о

О, 1

О ) о

1; 00.

1 О

) ()

I 1

1 )

1 1

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О

О д

О

О

О

1 !

1 ) 1 I

1 ) 1 1

0 1 (I О

I ) 1

1 1! ) ) 1!

1 ) !! 1

l ) 1! !

I l (1

1

1 ) I

I 1

0 I )

1 ) 1 1

1 О ! ) l

I . 1 О

1 1 1

828415

Таблица 4! !

3! 32 33, 34 ; 36 36 37 !!

30 !

1; О О

1, 0

1, О

3! !

1

1 !

1

7

) 1

1 1

1

2

О

1 !

i) !

;2 0

13 (>

1?,

16 ! !

1ь в виде последовательного включения череду(ощихся ме?кду собой (р" — 1) двухвходовых элементов слохкения (элементов Ис-ключающее ИЛИ при Уг=2) и (р" — 1) двухвходовых элементов умножения (элементов

И при /г=2) в конечном поле GI-(р "), при этом выход последнего элемента сложения является выходом ячейки, второй вход.

«aждого элемента сложения и первый вход

10 первого элемента умножения являются настроечными входами ячейки, а второй вход каждогo элемента умножения подключен к функипональному входу ячейки.!

6 Источники информации, принятые во внимание при экспертизе: !. Раков М. Л. Специализированные многозначные анализаторы, Киев, «Наукова .-ум а», 1977, с. 18 — 22.

2. Т!и Ее 3 ап and Noel Van Hautte

«.-!. general modified universal logic module», f?rocudings о! the IEEE, 1974, ЛЪ 5,. . Ь4б — (?48 (прототип) .!

:1" 26 27 28 . 21 ! !

1, О ! о; о о о

1 О С

О 0 ! 0 О

1; 0, О

1: О О о о

1 О; 0

2 О О

О О О - 0 0

О О 0

2 О 0

О О О способствуе г повышению технологичности и сниженшо стоимости производства в интегпальиом исполнении.

Формула изобретспия

Многозначный универсальный логический мо.(у.ab c fl фун) циоиальиыми II Й" и 1строечными входами, обладающий древовидной структурой и состоящий из одноTIlHHblx ячеек, каждая из которых представляет собой универсальный логический модуль с одним функциональным и Aã настроечными вх(?дами, отличающийся .тем. что. с целью упрощения процедуры сстового коигроля правильности функционирования, а также повъ)шегиlя технологичI!ocT!I l1 сьи)жеиия стоимости производства и интегральном исполнении вследствие улучшения регулярности структуры для зна™ностей, являющихся степенью т простого -и)сла р, каждая ячейка выполнена

О,О О

О О 0

О О О

1 О 0 о о

О О I

О О О

О О 0

О О О

О 0 О

О 0 О

О О О

1 . 0 0

0 О

0 О О

О, () О

О О О

О,,О: О

О, О

0 О

О О

0 О

О 0

О . О о

О О

О, 0

О, 1

О

0 0

О О

1, О

1, О

О О

О; 0

О о о о î

0: О

О, 0

0 0

О 0

О О

1 О

О 1

0 0

О, О

О О о, о

О О

О О о

О 1

828415

// jz

Фиг, JZ 35 34

Puz. Р

Составитель Л. Петров

Тсхред И. Заболотнова корректор С. Файн

l åëàêòîð Б. Федотов

Заказ 567/513 llзд. ¹ 359 Тираж 988 Подписнос

11ПО «Поиск> Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская паб., д. 4 5

Тип. Харьк. фил. пред. «Патент»

9Я 25

Фиг. Г

Ф5

Фиг.4

Многозначный универсальный логическиймодуль Многозначный универсальный логическиймодуль Многозначный универсальный логическиймодуль Многозначный универсальный логическиймодуль Многозначный универсальный логическиймодуль 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх