Устройство для определения четности информации

 

О П И С А Н И Е )767766

ИЗОВРЕТЕИ Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6l ) Дополнительное к авт. саид-ву —(22) Заявлено 13.10.78 (21) 2674691/18-24 с присоединением заявки М— (23) Приоритет—

Опубликовано 30.09.80. Бюллетень М 36 (53)M. Кл.

6) 06 F 11/08

Гааудерстевнны6 камнтет

СССР

«в делам изобретений и аткрытнй (53) УДК 681.326..7(088.8) Дата опубликования описания 02.10.80

И. Ф. Хомич (72) Автор изобретения.,Ф... е

Пензенский завод-ВТУЗ при Заводе ВЭМ (филиал Пензе ско о попнтехннческого института) «Ъ (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

-- ЧЕТНОСТИ ИНФОРМАЦИИ

Изобретение относится к области вы числительной техники и может бйть использовано Qilsl проверки на четность или в декодирующих устройствах для определения веса в кодовых комбинациях коррек тирующих кодов, принимаемых в парал

5 лельном коде.

Известно устройство для контроля двоичного кода на.четкость, содержащее информационные входы, соединенные че- рез элементы И и элемент ИЛИ со вхо

30 дом счетного триггера и управляемые .. распределителем jl).

Недостаток этого устройства заключается в сравнительно низком быстродей т5 ствии, определяемом тем, что тактовая частота распределителя должна в 33 раз (где g — длина информационного кОда), превышать тактовую частоту входной информации.

Наиболее близким техническим решением к изобретению является устройство для определения четности информации, 2 содержащее регистр, элементы И, элемент

ИЛИ н триггер со счетным входом f2).

Недостаток его в том, что сигналы опроса состояния регистра проходят по сравнительно длинной цепочке последовательно соединенных элементов И, вносящнх задержку, что снижает быстродейст-, вие устройства особенно прн больших зна» чениях разрядности информационного коКа н высокой тактовой частоте поступления информации. Действительно, прн налички 1, например, только в последнем разряде регистра сигнал опроса дополнитель но проходит (И -1) последовательно вклю ченных элементов И, а прн наличии 1» в предпоследнем разряде - (и-2) последовательно включенных элементов И н т.д.

Поэтому общая допопнительная суммарная задержка прохождения сигналов только через логические элементы (без учета времени срабатывания трпггеров) может составлять несколько тактов информационной частоты, что существенно снижает нулевое состояние, при котором через группу элементов ИЛИ 3„- З . j снимается запрещающий потенциал на инверснык входах группы элементов И 2 - 2

Если в первом разряде регистра записана элементы 2 - 2> более старших разрядов регистра и одновременно через первый элемент ИЛИ 5 поступает на вход первого триггера 6. Этот сигнал по цепи обратной связи также осуществляет стирание

"1" в первом разряде регистра.

В результате снижается запрет на последующем элементе И и, следовательно, обеспечивается возможность прохож-, дения сттгнала со следующего разряда; где была записана "1

В дальнейшем работа устройства осуществляется аналогичным образом. Для определения момента времени окончания работы устройства к регистру подключен второй элемент ИЛИ 7, срабатывающий при обнулении регистра 1. Появление нулевого сигнала на выходе элемента

ИЛИ 7 дает возможность обеспечить счи тывание показаний триггера 6 и установку триггера 4 в исходное состояние. При необходимости устройство может быть использовано для определения числа единичных сигналов, например, в кодах постоянного веса. Лля этого достаточно в устройство вместо триггера 6 включить обычный цвоичный счетчик, фиксирующий заданный вес в анализируемых кодовых комбинациях.

Бремя, затрачиваемое на фиксацию каждой 1 на триггере 6, постоянно длина цепи для прохождения сигналов счета одинакова и минимальна. Это вре- мя в основном определяется быстродействием переключения триггеров ввиду того, что задержкой при прохождении с сигналов через логические элементы И и ИЛИ в данном случае можно пренебречь. При атом на анализ разрядов регистра с записанным "О" времени фактически не затрачивается. Поэтому время проверки информации на четность будет определяться только числом единиц; хранящихся в регистре, и не будет зависеть от его длины й, что позволяет повысить быстродействие устройства.

Устройство для определения четности информации, сохраняя все достоинства прототипа, ".акие как отсутствие синхро

)низируемых генераторов, высокая техно

3 767766 4 быстродействие устройства, особенно при больших значениях

Цель изобретения — повышение быстродействия устройства.

Указанная цель достигается тем, что в устройство для определения четности "1, то сигнал с выхода элемента 24 информации, соцержащее регистр, первый запрещает прохождение сигналов через элемент ИЛИ и первый триггер, причем единичные входы каждого разряда регистра образуют группу входов устройства, вы- 10 ход первого элемента ИЛИ соединен со счетным входом триггера, выход которого является выходом устройства, введены . группа алементов ИЛИ, группа элементов

И, второй триггер и второй элемент ИЛИ: 15

При этом единичные выходы каждого раз ряда регистра соединены с соответствующим входом второго элемента ИЛИ, выхоц которого связан с единичным входом второго триггера и с управляющим входом 2р первого триггера. Нулевой вход второго триггера является управляющим входом устройства. Единичный выход каждого разряда регистра соединен с первым входом соответствующего элемента И группы,! д выход каждого элемента И группы — с соответствующим входом первого алемента ИЛИ, с нулевым входом соответствую-, щего разряда регистра, а выход каждого

j -го элемента И группы - с соатветствутощим входом всех элементов ИЛИ груп пы от 1 до (h-1)-ro. Нулевой выход второго триггера соединен с соответствую- щим входом всех элементов ИЛИ группы и с инверсным входом первого алемента

И группы, выход каждого элемента ИЛИ группы - с инверсным входом соответствующего элемента И группы.

В результате этого существенно сокра» для всех разрядов регистра 1, так как щается цлина логических цепей опроса 40 состояний разрядов регистра сдвига, что повышает быстродействие устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит регистр 1 с вы- 45 ходами разрядов, соединенных с группой элементов И 2 - 2, к инверсным вхо1 цам которых подключены соответствующие элементы ИЛИ 3„- 3 <„», второй триггер 4, элемент ИЛИ 5, первый триггер

6, второй элемент ИЛИ 7, соединенный со входами установки триггеров 4 и 6.

Работает устройство следующим образом.

Входная двоичная информация поступает в т- разрядный регистр 1 в параллельном коде. После окончания записи информации второй триггер сигналом управляющего вхож устройства переводится в

5 7677 логичность, поскольку все элементы уст ройства могут быть выполнены на интег-. ральных схемах, кроме того, обладает повышенным быстродействием.

20 Источники ийформации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 428385, кл. G 06 F 11/10, 1973.

2. Авторское свидетельство СССР р5, N 552609, кл. б 06 F 11/08, 1973 (прототип).

Г

Формула изобретения

Устройство для определения четности информации, содержащее регистр, первый элемент ИЛИ и первый триггер, причем единичные входы каждого разряда регистра образуют группу входов устройства, выход первого элемента ИЛИ соединен со счетным входом триггера, выход ко- торого является выходом устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия, в него введены группа элементов ИЛИ, группа элементов И, второй триггер и второй элемент ИЛИ, причем единичные выходы каждого разряда регистра соединены с соответствующим входом второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера и с управляющим входом первого триггера, ну66 6 левой вход второго .триггера является управляющим входом устройства, единичный выход каждого разряда регистра соединен с первым входом соответствующего элемента И группы, выход каждого элемента И группы соединен с соответствующим входом первого элемента ИЛИ, с ну левым входом соответствующего разряда регистра, выход каждого j -го элемента И группы соединен с соответствующим входом всех элементов ИЛИ группы от 1 до (И-1)-ro, : нулевой выход второго триггера соединен с соответствующим входом всех элементов ИЛИ группы и с инверсным входом первого элемента И группы, выход каждого элемента ИЛИ группы соединен с инверсным входом соответствующего элемента И группы.

НИИПИ Заказ 7196/45 ираж 751 Подписное

Филипп ППП "Патент", г.Ужгород,ул.Проектная, 4