Следящий умножитель частоты

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик (ti) 832556

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (о1) Дополнительное к авт. свнд-ву (22) 3аявлено 240779 (21) 2800945/18-24

Р1)М. К .

G 06 F 7/52 с присоединением заявки ¹

Государствеииый комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликована 23Q5 8) Бюллетень N9 ) 9

Дата опубликования описания 2 305.81 (53) УДК esi.ë25 (088.8) (72) Автор изобретения ф(.л,», г»

13 " а"" ф ф Ц Ц Ц," » ILL!%97Pw

О.Е. Чеботаев (71) Заявитель (54) СЛЕДЯЩИЙ УМНОЖИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в импульсных системах для преобразования информации, представленной в частотноимпульсной форме.

Известен умножитель частоты, содержащий блоки перераспределения и выделения разности периодов, реверсивный счетчик, преобразователь коднапряжение, делители частоты, генератор управляемой частоты, триггеры, ийвертор и элементы И и ИЛИ (lf.

Недостаток устройства — пониженная точность. O

Известен также следящий умножитель частоты, содержащий измеритель рассогласования, генератор импульсов, триггер, элемент И, счетчик, реверсивный счетчик, дешифратор и управля- 20 емые делители частоты (2).

Недостаток этого устройства - низкое быстродействие за счет значительного времени отработки больших приращений входной частоты.

Наиболее близким к предлагаемому является следящий умножитель частоты, содержащий измеритель рассогласования первый вход которого подключен к первому импульсному входу блока коррекции и к шине ввода умножаемой частоты, а выходы — к входам модуля и знака рассогласования блока управления, соединенного входом коррекции с выходом блока коррекции, входом опорной частоты — с выходом генератора импульсов, а выходами — с управляющими входами первого управляемого делителя частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу генератора импульсов и к сигнальному входу первого управляемого делителя частоты, выход которого соединен с выходной шиной следящего умножителя частоты и с входом делителя частоты, подключенного выходом к второму входу измерителя рассогласования. Блок управления содержит элемент. И и реверсивный счетчик, выходы которого являются выходами блока управления, вход управления реверсом — входом знака рассогласования блока управления, а счетный вход подключен к выходу элемента И, первый, второй и третий входы которого соответственно являются входом коррекции, входом опорной частоты и входом модуля рассогласования блока управления. Блок коррекции содержит триггер и счетчик, 832556 подключенный выходом переполнения к первому входу триггера, второй вход которого соединен с входом управления установкой кода счетчика и является первым импульсным входом блока коррекции, а выход триггера является рыходом блока коррекции, установочные входы счетчика — кодовыми входами блока коррекции (31.

Недостаток устройства — низкое быстродействие, обусловленное значительным временем отработки больших приращечий умножаемой частоты.

Цель. изобретения — повышение быстродействия.

С этой целью в следящий умножитель частоты, содержащий измеритель рассогласования, первый вход которого подключен к первому импульсному входу блока коррекции и к шине ввода умножаемой частоты, а выходы — к входам модуля и знака рассогласования блока управления, соединенного входом коррекции с выходбм блока коррекции, входом опорной частоты — с выходом генератора импульсов, а выходами с управляющими входами первого управляемого делителя частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу генератора импульсов и к сигнальному входу первого управляемого делителя частоты, выход которого соединен с выходной шиной следящего умножителя частоты, дополнительно введены блок устанки управления и второй управляемый делитель ча стоты, подключенный сигнальным входом к выходу первого управляемого делителя частоты, управляющими входами — к шине ввода кода коэффициента умножения и к кодовым выходам блока уставки управления,а выходом.— к второму входу измерителя рассогласования, причем блок уставки управления соединен первым импульсным входом с шиной внода умножаемой частоты, вторым импульсным входом — с выходом генератора импульсов, а ныходами с входами кода уставки блока управления.

Блок устанки управления содержит управляемый делитель частоты, подключенный выходом к счетному нходу счетчика, соединенного входом обну-, ления с выходом элемента задержки, входом управления считыванием — с входом элемента задержки,а выходамис входами регистра, .выходы которого являются выходами блока управления, причем вход элемента задержки и сигнальный вход управляемого делителя частоты являются соответственно первым и вторым импульсными входами блока уставки управления, а управляющие входы управляемого делителя ча,стоты †. кодовыми входами блока уставки управления.

На фиг. 1 показана блок-схема следящего умножителя частоты; на фиг. 2 — структурная схема блока уставки управления; на фиг. 3 — то же, блока коррекции и блока управления.

Следящий умножитель частоты содержит измеритель 1 рассогласования, первый вход которого подключен к первому импульсному входу блока 2 коррекции и к шине 3 ввода умножае мой частоты, а выходы — к входам модуля и знака рассогласования блока 4 управления.

Блок 4 управления соединен входом коррекции с выходом блока 2 коррек15 ции,входом опорной частоты — с выходом генератора 5 импульсон,а выходами — с управляющими входами первого управляемого делителя б частоты и с кодовыми входами блока 2 коррекции, 2п подключенного вторым импульсным входом к выходу генератора 5 импульсов и к сигнальному нходу первого управляемого делителя б частоты. Выход делителя частоты б соединен с выходной шиной 7 следящего умножителя частоты и с сигнальным входом второго управляемого делителя 8 частоты, подключенного управляющими входами к шине 9 ввода кода коэффициента умножения и к кодовым входам блока

10 уставки управления, а выходом— к второму входу измерителя 1 рассогласования. Блок 10 устанки управления соединен первым импульсным входом с шиной 3 ввода умножаемой частоты, вторым импульсным входом — с выходом генератора 5 импульсов, а выходами — с входами кода уставки блока 4 управления. Блок 10 уставки управления содержит управля4Q емый делитель 11 частоты, подключенный выходом к счетному входу счетчика 12, соединенного входом обнуления с выходом элемента 13 задержки, входом управления считыванием — с входом элемента 13 задержки, а выходами — с входами регистра 14, выходы которого является выходами блока 10.

Вход элемента 1.3 задержки и сигнальный вход делителя 11 являются соответственно первым и вторым входами блока 10, а управляющие входы делителя 11 — кодовыми входами блока 10. Блок 2 коррекции содержит триггер

15 и счетчик 16, подключенный выходом переполнения к первому входу триггера 15. Второй вход триггера

15 соединен с входом управления,установкой кода счетчика и является первым импульсным входом блока 2, а выход триггера 15 является выхо60 дом блока 2. Счетный вход счетчика

16 является йторым импульсным входом блока 2, а установочные входы счетчика 16 - кодовыми входами блока 2, Блок 4 управления содержит элемент И

65 17 и реверсивный счетчик 18,выходы о-.

832556 торого являются выходами блока 4.Вход управления реверсом счетчика 16 является входом знака рассогласования блока 4.Счетный. вход счетчика 18 подключен к выходу элемента И 17,.первый,второй и третий входы которого соответст- 5 венно являются входом коррекции,входом опорной частоты и входом модуля рассогласования блока 4. Установочные входы счетчика 18 являются входами кода уставки блока 4. Приведенная структура блока 2 коррекции, блока 4 управления и блока 10 уставки управления являются наиболее простыми.

Блок 4 управления может быть реализован как асинхронный автомат управления и как блок с микропрограммным управлением (c использованием микропроцессоров). При этом могут быть реализованы различные законы управления (пропорционально-дифферен- 20 циальный, пропорционально-интегрально-дефференциальный и т.п.). Выбор закона управления и его техническую реализацию в блоке 4 целесообразно осуществлять в зависимости от априор- 25 ной информации о диапазонах изменения умножаемой частоты и кода коэффициен-. та умножения,а также от желаемых динамических характеристик устройства.

При этом соответственно может видоизменяться характер реализации блока 2 коррекции, предназначенного для формирования корректирующего воздействия на блок 4 с целью линеариэации выходной характеристики следящего умножителя частоты, и блока 10 уставки управления, предназначенного для формирования кода уставки для блока 4, т.е. опорного сигнала, по отношению к которому должна формироваться динамическая добавка с соот- 40 ветствующим знаком.

Следящий умножитель частоты работает следующим образом.

Коэффициент умножения m вводится с шины 9 умножителя в виде обратно- 45 го кода (М) на кодовые входь1 блока

10 и управляющие входы второго делителя 8 частоты. Импульсы опорной частоты f поступают на сигнальный вход первого делителя б, на выходе щ которого формируется выходная часто" та по выражению вида

<о

ВЫх n (( где N — - код на выходах блока 4 уп- 55 равления; п — количество разрядов делителя.

Полученная выходная частота пересчитывается к входной частоте умножите О ля по цепи импульсной отрицательной обратйой связи с помощью делителя 8 частоты в виде

Ь зФ

2"-(8) где к — количество разрядов делителя 8, и поступает на второй вход измерителя 1 рассогласования, на первый вход которого с шины 3 подается умножаемая частота Е, Измеритель 1 ах рассогласования определяет модуль Ь t и знак sign д F рассогласования этих частот, а именно:

Таким образом, в измерителе 1 реализуется режим непосредственного сравнения частот f „ è f, причем для исключения возможных автоколеба- ний в следящем умножителе частоты измеритель 1 должен иметь соответствующую зону нечувствительности для малых величин at. Если же в составе измерителя 1 используется реверсивный регистр, то может быть реализо- ван режим непосредственного сравнения частот импульсов fВх и fq., при этом до сравнения частот осуществляется их интегральное накопление на скользящем временном интервале. В данном случае ухудшается быстродействие следящего умножителя, но возрастает коэффициент сглаживания (т.е. увеличивается помехоустойчивость).

Блок 4 управления, в соответствии с поступающими на его входы сигналами, осуществляет формирование управляющего кода N для делителя б частоты. При этом блок 10 формирует для блока 4 код уставки управления (Мо) и работает следующим образом. Импульсы опорной частоты генератора 5 в блоке 10 делятся делителем 11 в соответствии с кодом, поступающим с шины 9, и затем подсчитываются в счетчике 12 на интервалах времени.

t = ., задаваемых по первому ими у пульсйому входу блока 10. Накапливаемый код где k — колич ство разрядов делителя

11, равное разрядности делителя 8.

Каждым импульсом входной умножа,емой частоты код N> переписывается ! в регистр 14, после чего счетчик 12 обнуляется через элемент 13 задержки.

С выхода регистра 14 снимается искомый обратный tcoz (N>) = 2<-NO, êîторый представляет собой код уставки блока 4 управления °

Блоком управления 4 обеспечивается реализации выражения (о)«+>N где aN — динамическая добавка, знак приращения которой соответствует знаку рассогласования a F

832556

ФоРмула изобретения

Величина лИ равна количеству импульсов, поступивших через элемент

И 17 блока 4 управления на счетный вход реверсивного счетчика 18 за время где .(t6„) — время, определяемое бло. ком 2 корреляции.

Блок 2 коррекции, осуществляющий коррекцию блока 4 управления, позволяет линеариэовать выходную характеристику следящего умножителя (нелинейность которого обусловлена нелинейностью характеристики первого управляемого делителя 6 частоты.

При атом в области низких эходннх частот Еб„,а также при малых значениях коэффициента умножения m корректирующее воздействие на блок 4 правления незначительно и оно возрастает с ростом и „ и m . Блок 2

20 коррекции работает следующим образом, На установочные входы счетчика

16 блока 2 поступает код N(P) (где Р— старшие разряды этого кода) с выходов блока 4 управления. B за- 25 висимости от N u f «,поступающей на второй вход триггера 15 установки триггера в единичное состояHHE) формируется импульс переполнения счетчика 16, определяющий длитель-30 ность заполнения счетчика 16 импульсами опорной частоты, начиная от момента установки в счетчике 16 кода

N(P). Импульс переполнения возвращает триггер 15 по его первому входу З5 в исходное обнуленное состояние.

Таким образом длительность импульса коррекции на выходе триггера 15 равна где L — емкость счетчика 16.

Выходной сигнал триггера 15 и поступает на вход коррекции блока 4 управления. Таким образом, блок 2 45 коррекции осуществляет ограничение сверху при динамическом регулировании кода N и блоке 4 Управления.

Сформированный код И с выходов блока

4 поступает на управляющие входы 50 делителя 6 частоты. В установившемся состоянии частота на выходной шине 7 устройства с точностью до статической ошибки равна

„F8™ = " f8X где m = 2 — (М).

Следует отметить, что в устройстве с помощью блоков 2,4 и 10 образуется сочетание двух контуров регулирования: перного — дяя грубого умножения частоты, второго — для точного умно- 60 жения частоты. Такое сочетание по сравнению с известными устройствами позволяет значительно уменьшить время отработки больших приращений входной умножаемой частоты н широком диа- 65 пазояе изменения ГН„ и ю без ухудшения других характеристик. При этом аппаратурные затраты увеличиваются незначительно (приблизительно на 1020%) .

1 Следящий умножитель частоты содержащий измеритель рассогласования, первый вход которого подключен к первому импульсному входу блока коррекции и к шине ввода умножаемой частоты,а выходы — к входам модуля и знака рассогласования блока управления,соединенного входом коррекции с выходом блока коррекции, входом опорной частоты — с выходом генератора импульсов, а выходами — c управляющими входами первого управляемого делителя частоты и с кодовыми входами блока коррекции, подключенного вторым импульсным входом к выходу генератора импульсов и к сигнальному входу первого управляемого делителя частоты, выход которого соединен с выходной шиной следящего умножителя частоты, отличающийся тем, что, с целью повышения быстродействия, в него дополнительно введены блок уставки управления и второй управляемый делитель частоты, подключенный сигнальным входом к выходу первого управляемого делителя частоты, управляющими входами — к шине ввода кода коэффициента умножения и кодовым входам блока уставки управления, а вы- ходом — к второму нходу измерителя рассогласования, причем блок уставки управления соединен первым импульсным входом с шиной ввода умножаемой частоты, вторым импульсным нходом — с выходом генератора импульсов, а выходамй — с входами кода уставки блока управления.

2. Умножитель по п. 1, о т л и ч а ю шийся тем, что блок уставки управления содержит управляемый делитель частоты, подключенный выходом к счетному входу счетчика, соединенного входом обнуления с выходом элемента задержки, входом управления считыванием - с ныходом элемента задержки,а выходами — входами регистра,выходы которого являются выходами блока уставки управления, причем вход элемента задержки и сигнальный вход управляемого делителя частоты являются соответственно первым и вторым импульсными входами блока устанки управления, а управляющие входы управляемого делителя частоты — кодовыми входами блока уставки управления.

Источники информации, принятые Ъо внимание при экспертизе 1. Авторское свидетельство СССР

Р 475620, кл. С 06 F 7/39, 1971.

832556

2. Авторское свидетельство СССР по заявке 9 2678271!18-24, кл. G 06 G 7/16, 1978.

3. Авторское свидетельство СССР по заявке 9 2540227!18-24, кл . G 06 F 7!52, 1977 (прототип) .

832556

Составитель С. Казинов

Техред С. Мигунова Корректор С. Щомак

Редактор М. Ликович

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11 3035, Москва, Ж-35, Раушская, наб ., д . 4/5

Заказ 3333/38

Филиал ППП Патент, г.ужгород ул. Проектная, 4