Преобразователь кодов

 

Союз Советск»к

Сецмалмстмчес»мн

Ресаубл»»

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и1 834693 (61) Дополнительное к авт. свнд-ву (51)М. Кл. (22) Заявлено 11.07.79 (23) 2796272/18-24 с присоединением заявки ¹

G 06 F 5/00

5Ьвудвретеанный кемнтет

СССР (53 ) УД К 681. 327. (088.8) (23) Приоритет

Опубликовано 30.05.81. Бюллетень № 20 по делам наобретеннй

II юткрытнй

Лата опубликования описания 30.05.81 вск (54) П РЕОВ РА 3ОВАТЕ Л Ь КОДОВ

Известен преобразователь кодов, содержащий накопители на магнитных дисках и лентах, причем запись информации осуществляется при помощи программнык инструкций (1$.

Недостатком такого преобразователя является его низкое быстродействие. то

Наиболее близким техническим решением к изобретению является преобразователь кодов, который содержит датчик информации, выход которого подключен к вхопу кодирующего блока, и буферный эа l5 поминающий блок, связанный KBK с кодирующим блоком, так и с выходными усилителями, причем запись информации в буферный запоминающий блок осушествля20 ется последовательно с нулевого адреса и по заполнению буферного запоминающего блока или в случае реакции на выставленный запрос происходит считывание в ма—

Изобретение относится к области вычислительной техники. гистраль накопленной информации, причем считанный массив соответствует объему. буферного запоминающего блока (2).

Недостатком этого преобразователя является низкое быстродействие вследствие необходимости считывать и перезаписывать весь объем информации, накопленной в буферном запоминающем блоке, а также сложность преобразователя.

Белью изобретения является повышение быстродействия и упрощение преобразователя кодов.

Это достигается тем, что в преобразо ватель кодов,-cодержаший датчик кодов, коммутатор, регистр числа, регистр аареса и усилители, причем первый вхоа коммутатора соединен с первым выходом датчика кодов, а первый и второй выкоды подключены соответственно к первым sxoдам регистра числа и регистра адреса, выходы которых соединены соответственно с первыми вкодами усилителей, выходы которых являются выходами преобразователя кодов, введены блок анализа призна

93 ф мента задержки выход которого подкл30 чен к второму входу четвертого триггера, выходы счетчика, четвертого триггера и второго элемента задержки явлаотся соответственно третьим,.вторым и IlepBbIM выходами распределителя сигналов, На чертеже изображена функциональная схема предложенного преобразователя

КОДОВ.

Преобразователь кодов содержит датчик кодов 1, коммутатор 2, регистр числа 3, регистр адреса 4, первый 5 и второй 6 усилители, блок анализа признаков 7, первый элемент задержки 8, элемент ИЛИ 9, первый 10 и второй 11 эле менты И и распределитель сигналов 12.

Первый вход коммутатора 2 соединен

° o первым выходом датчика кодов 1, а первый и второй выходы подключены соотВетственно к первым входам регистра числа 3 и регистра адреса 4, выходы которых соединены соответственно с первыми входами первого 5 и второго 6 усилителей, выходы которых являются выходами преобразователя кодов. Первый вход блока анализа признаков 7 соединен с вторым выходом датчика кодов 1, второй вход - с первыми входами распределителя сигналов 12 и первого элемента И 10 и третьим выходом датчика кодов 1, а третий вход — с вторым входом распределителя сигналов 12 и четвертым выходом датчика кодов 1. Первый и второй выходы блока анализа признаков 7 подключены соответственно к второму и третьему входам коммутатора 2. Первый выход распределителя сигналов 12 соединен с вторым входом первого элемента И 10, Второй и третий выходы распределителя сигналов

12 coegHHBHbI соответственно с первым и вторым входами второго элемента И

11. Выход первого элемента И 10 подклю- . чен к второму входу регистра адреса 4 и первому входу элемента ИЛИ 9. Выход второго элемента И 11 подключен к второму входу элемента ИЛИ 9, выход которого.соединен с входом первого элемента задержки 8, выход которого подключен к вторым входам первого 5 и второго 6 усилителей.

Ф

Блок анализа признаков 7 выполнен содержащим первый 13 и второй 14 триггеры, третий 15 и четвертый 16 элементы

И и элемент HE 17, выход которого соединен с первым входом четвертого элемента И 16. Выход третьего элемента И, 15 подключен к первому входу нервого триггера 13, а выход четвертого элеменков, распределитель сигналов, элемент

ИЛИ, первый и второй элементы И и пер

Вый элемент задержки, причем первый вход блока анализа признаков соединен с

Вторым Выходом датчика кодОВ, ВторОй вход — с первыми входами распределителя сигналов и первого элемента И и третьим выходом датчика кодов, а третий входс вторым входом распределителя сигналов и четвертым выходом датчика кодов, пер- 10

ВЫ& и второй выходы блока анализа признаков подключены соответственно к вто- рому и третьему входам коммутатора„ первый выход распределителя сигналов сое- динен с вторым входом первого элемента 15

И, а второй и третий выходы распределителя сигналов соединены соответственно с первым и вторым входами второго элемента И, выход первого элемента И подКлючен к второму входу регистра адреса и первому входу элемента ИЛИ, а выход второго элемента И - к второму входу элемента ИЛИ, выход которого соединен с входом первого элемента задержки, выход которого подключен к вторым входам 25 усилителей. .!

При этом блок анализа признаков целесообразно выполнить содержащим первый и второй триггеры, третий и четвер- тый элементы И и элемент НЕ, выход которого соединен с первым входом четвертога элемента И, Выход третьего элемента И подключен к первому входу первого триггера, а выход четвертого элемента И и второму входу первого триггера и первому входу второго триггера, вход элемента

HE и первый вход третьего элемента И соедийены и являются первым входом блока айализа признаков, вторые входы третьего> и четвертого элементов И соединены и являются вторым входом блока анализа признаков, третий Вход первого триггера и вто, рой вход второго триггера обьединены и яв«люя третьим Входом блока анализа при 45

HaKoBð выходы перВого и щ орого тригГеров являются соответственно. первым и вторым выходами блока анализа признаков, а распределитель сигналов целесообразно выполнить содержащим счетчик, третий и четвертый триггеры и второй элемент за держки, причем первый и второй входы счетчика являются соответственно первым и вторым входами распределителя сигналов, второй Вход счетчика соединен с первыми входами третьего и четвертого триггеров, а выход счетчика подключен к второму входу третьего триггера, выход которого соединен с входом второго эле5 83469 та И 16 — к второму входу первого триггера 13 и первому вхопу второго триггера 14. Вход элемента HE 17 и первый вход третьего элемента И 15 соединены и являются первым входом блока анализа признаков 7. Вторые входы третьего

15 и четвертого 16 элементов И соединены и являютсявторым входом блока анализа признаков 7. Третий вход первого триггера 13 и второй вход второго триг- 0 гера 14 объединены и являются третьим вхопом блока анализа признаков 7. Выходы первого 1 3 и второго 14 триггеров являются соответственно первым и вторым выхопами блока анализа признаков 7. !5

Распределитель сигналов 12 выполнен содержащим счетчик 18, третий 19 и четвертый 20 триггеры и второй элемент задержки 21. Первый и второй вкоды счетчика 18 являются соответственно первым 20 и вторым входами распределителя сигналов 12. Второй вход счетчика 18 соединен с первыми входами третьего 19 и четвертого 20 триггеров. Выход счетчика

18 подключен к второму входу третьего 25 триггера 1 g, выход которого соединен с входом второго элемента задержки 21, выход которого подключен к второму входу четвертого триггера 20. Выходы счетчика 18, четвертого триггера 20 и второго

30 элемента задержки 21 являются соответственно третьим, вторым и первым выходами распределителя сигналов 12.

Преобразователь кодов работает следующим образом.

Информация, представленная в двоичном коде, с выхода цатчика копов 1 поступает на первый вход коммутатора 2, который по сигналам иэ блока анализа о признаков 7 производит ее распределение на адресную и числовую. Каждое информациойное слово, приходящее на первый вход коммутатора 2, сопровождается синхроимпульсом, формируемым в датчике коцов 1 и 45 и снимаемым с третьего er.o выхода. При этом перед первым и после последнего передаваемого слова датчиком кодов 1 вырабатываются соответствующие сигналы

Начало" и "Конец". Эти сигналы снима50 ются с второго и четвертого выходов датчика кодов 1.

В исходном состоянии перец началом поступления очередной части массива инф мации, вырабатываемой цатчиком IcogpB фор

1,с выходов блока анализа признаков 7 и первого и второго выходов распредели.теля сигналов 12 поступают в коммутатор 2 и на

3 6 элементы И 10 и 11 потенциалы, запрещающие прокождение информации через коммутатор 2 и синхроимпульсов через первый 10 и второй 11 элементы И, а с третьего выхода распределителя сигналов

12 поступает разрешающий потенциал. При появлении на втором выхоце датчика кодов 1 сигнала Начало на первом вкоде блока анализа признаков 7 формируется разрешающий потенциал, на втором входезапрещающий. В результате при наличии первого синхроимпульса первый триггер

13 изменяет свое состояние, и на второй вход коммутатора 2 поступает разрешение на прохождение слова от датчика кодов 1 на регистр адреса 4.

Перед выдачей второго слова or датчика кодов 1 сигнал Начало" на первом входе блока анализа признаков 7 снимается, соответственно этому второй синхроимпульс пройдет через четвертый элемент

И 16. B результате первый 13 и второй

14 триггеры изменят свое состояние,и на, втором вкоде коммутатора 2 будет выработан запрет, а на третьем входе - paape шение. При. этом передача слова от датчика кодов 1 произойдет на регистр числа

3. Одновременно от второго синкроимпульса на выхоце счетчика 18 формируется импульс, который благодаря наличию разрешающего потенциала на третьем выходе распределителя сигналов 12 пройдет через второй элемент И 11 схемы, элемент ИЛИ

9 и первый элемент задержки 8 на вто рые входы усилителей 5 и 6. В результате числовая и адресная информация с регистров 3 и 4 через усилители 5 и 6 поступит на выход устройства. Импульс, сформированный на выходе. счетчика 18, изменит также состояние третьего триггера 19, в результате через некоторый интервал времени, определяемый вторым элементом задержки 211 по прихода очерецного синхроимпульса изменит свое состояние четвертый триггер 20, и на входах первого 10 и второго 11 элементов И сформируются соответственно потенциалы разрешения и запрета прохождению импульсов.

При поступлении третьего и последующих слов и сопровождающих их синхроимпульсов состояние блока анализа признаков 7 и распределителя сигналов 12 не меняется. B результате произойцет передача третьего и последующих слов or датчика кодов 1 на регистр числа 3. Одновременно каждый сопровождающий слово синхроимпульс с третьего выхода датчика

7 83469 кодов 1 через первый элемент И 10 пройдет на второй вход регистра адреса 4, что вызовет увеличение адреса на единицу, и через элемент ИЛИ 9 и первый элемент задержки 8 на вторые входы усили« телей 5 и 6. В результате происходит rteредача адреса и числа с регистров адреса

4 и числа 3 на выход устройства. После поступления последнего слова массива информации на четвертом выходе датчика 10 коДов 1 вырабатывается сигнал "Конец" приводящий устройство в исходное состояние.. 2. Преобразователь кодов но и. 1, о тл и ч а ю шийся тем, что блок анализа признаков содержит первый и второй триггеры, третий и четвертый элементы И и элемент НЕ, выход которого соединен с первым входом четвертого элемента И; выход третьего элемента И подключен к первому входу первого триггера, а выход четвертого элемента И - к второму входу первого триггера и первому входу второго триггера, вход элемента HE и первый вход третьего элемента И соединены и являются первым входом блока анализа признаков, вторые входы третьего и четвертого элементов И соединены и являются вторым входом блока анализа признаков, третий вход первого триггера и второй вход второго триггера объединены и являются третьим входом блока анализа признаков выходы первого и второго триг.геров являются соответственно первым и вторым выходами блока анализа признаков.

3. Преобразователь кодов по пп. 1 и

2,отличающийся тем;что распределитель сигналов содержит счетчик, третий и четвертый триггеры и второй элемент задержки, причем первый и второй входы счетчика являются соответственно первым и вторым входами распределителя сигналов, второй вход счетчика соединен с первыми входами третьего и четвертого триггеров, а выход счетчика подключен к второму входу третьего триггера, выход которого соединен с входом второго элемента задержки, выход которого подключен к второму входу чет вертого триггера, выходы счетчика, чет« вертого триггера и второго элемента за« держки являются соответственно третьим, вторым и первым выходами распределителя сигналов.

Источники информации, принятые во внимание при экспертизе

1. Флорес. Внешние устройства ЭВМ..

М., "Мир, 1976, с. 153.

2. Авторское свидетельство СССР

Ж 542240, кл. G 06 F 3/00, 1975 (прототип) .

Технико-экономическое преимущество

35 описываемого преобразователя кодов заключается в том, что он позволяет исключить программное формирование адресной информации и аппаратурными средствами ускорить формирование адресно-числовой

20 информации, за счет чего повысить быстродействие и упростить преобразователь кодов.

Формула изобретения

1. Преобразователь кодов, содержащий датчик кодов, коммутатор, регистр числа, регистр адреса и усилители, причем первый вход коммутатора соединен с первым выходом датчика. кодов, а первый и второй выходы подключены соответственно к первым входам регистра числа и регист35 ра адреса, выходы которых соединены соответственно с первыми входами усилителей, выходы которых являются выходами преобразователя кодов, о r л и ч а юшийся тем, что, с целью повышения быстродействия и упрощения преобразователя кодов, он содержит блок анализа при знаков, распределитель сигналов, элемент

ИЛИ, первый и второй элементы И и первый элемент задержки, причем первый вход блока анализа признаков соединен с вторым выходом датчика кодов, второй вход — с первыми входами распределителя сигналов и первого элемента И и третьим выходом датчика кодов а третий 50 вход - с вторым .входом распределителя сигналов и четвертым выходом датчика кодов, первый и второй выходы блока анализа признаков подключены соответственно к второму и третьему входам коммута 35 тора, первый выход распределителя сигналов соединен с вторым входом первого элемента И„а второй и третий выходы распределителя сигналов соединены соот3 8 ветственно с первым и вторым входам» второго элемента И, выход первого элемента И подключен к второму входу регистра адреса и первому входу элемента

ИЛИ, а выход второго элемента И вЂ” к вто рому входу элемента ИУИ, выход которого, соединен с входом первого элемента за- . держки, выход которого подключен к вто-. рым входам усилителей.

834693

Составитель Т. Зайцева

Редактор Н. Суханова Техреду М.Коштура

Корректор М. Пожо

Филиал-ППП "Патент"-, г. Ужгород, ул. Проектная, 4

Заказ 6971 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5