Устройство для управления памятью

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<,834704 (61) Дополнительное к авт. свид-ву— (22) Заявлено 09.07.79 (21) 2792629/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М. К .

G 06 F 13/06

Гасударственный камитет (53) УДК 681.325 (088.8) Опубликовано 30 05.81. Бюллетень № 20

Дата опубликования описания 05.06.81 па делам иэеаретеиий и аткрмтий

В. Г. Сташков, Я. М. Будовский, И. В. фу)эковский,—

Н. А. Воропаев, Э. А. Ильмьяров, П. Я. Фомин . . -" " и В. И. Шагулин

)", (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПАМЯТЬЮ

Изобретение относится к вычислительной технике и может быть использовано при отладке программ цифровых вычислительных управляющих систем.

Известно устройство для отладки программ, фиксируемых в постоянных запоминающих блоках (ПЗБ) цифровых вычислительных управляющих машин, содержащее

ПЗБ и полупостоянный запоминающий блок (ППЗБ). На этапе отладки программ блок

ППЗБ замещает один из блоков ПЗБ, т.е. информация, записанная в блоке ППЗБ, считывается в регистр команд вместо информации, хранящейся в блоке ПЗБ (1)..

Недостатком известного устройства являются ограниченные функциональные возможности.

Из известных устройств наиболее близким по технической сущности является устройство для управления памятью, содержащее блок приема и выдачи команд, первые входы которого соединены с выходными шинами ПЗБ, вторые входы и первые выходы— с выходами и первыми входами ППЗБ, а вторые выходы — с числовыми шинами, блок управления, первые и вторые входы которого соединены с адресными и тактовыми ши2 нами, первые выходы — с третьими входами блока приема и выдачи команд, а вторые выходы — со вторыми входами ППЗБ, третьи входы которого соединены с адресными шинами (2) .

Недостатком устройства являются ограниченные функциональные возможности. В процессе отладки в ряде случаев необходимо, например, иметь информацию о номере программы, к которой относится содержимое той или иной ячейки памяти, является ли содержимое ячейки результатом корректуры, о количестве корректур, внесенных в программу за тот или иной промежуток времени, а также о том, кем и какие именно корректуры были внесены. Эта информация может быть использована для прогнозирования сроков отладки, распределения ресурсов времени по различным этапам отладки, изыскании внутренних ресурсов и т.д., что, в конечном счете, приводит к сокращению сроков отладки математического обеспечения. Все эти данные обычно храняться в рабочих журналах корректур, а анализ их— достаточно трудоемкий процесс.

Цель изобретения — расширение эксплуатационных возможностей процесса за

S34704 счет обеспечения возможности фиксации предыстории модификации команд.

Указанная цель достигается тем, что в устройство для управления памятью, содержащее блок управления, блок приема и выдачи команд и блок полупостоянной памяти, причем адресный, информационный и тактовый входы устройства соединены соответственно с первым входом полупостоянного блока памяти, с первым входом блока приема и выдачи команд и с тактовым входом блока управления, первый, второй и третий выходы которого соединены соответственно со вторым входом блока приема и выдачи команд, со вторым входом блока полупостоянной памяти и с первым информационным выходом устройства, выход блока полупостоянной памяти соединен с третьим входом блока приема и выдачи команд, первый выход которого соединен с третьим входом блока полупостоянной памяти и со вторым информационным выходом устройства, второй выход блока приема и выдачи команд является третьим информационным выходом устройства, введены дополнительный блок полупостоянной па мяти, блок формирования формуляра команды и блок анализа, причем выход блока формирования формуляра команды соединен с первым входом дополнительного блока полупостоянной памяти, выход которого соединен со входом блока формирования формуляра команды и со входом блока анализа, выход блока анализа соединен со вторым входом блока. управления,. второй выход которого соединен со вторым входом дополнительного блока полупостоянной памяти, третий вход которого соединен с адресным входом устройства.

Блок формирования формуляра команды содержит регистр формуляра команды, коммутатор и регистр управлейия коммутатором, причем выход регистра управления коммутатором соединен с управляющим входом коммутатора, выход которого является выходом блока, а первый вход его соединен с первым информационным входом коммутатора, второй вход коммутатора соединен с выходом регистра формирования формуляра команды.

Кроме того, блок анализа содержит регистр маски, регистр эталона, первый и второй элементы И и схему сравнения, причем выход регистра маски соединен с первыми входами первого и второго элементов И, выходы которых соединены со входами схемы сравнения, выход схемы сравнения является выходом блока, выход регистра эталона соединен со вторым входом первого эле мента И, второй вход второго элемента И является входом блока.

tea чертеже представлена схема устройства.

Устройство содержит блок 1 приема и выдачи команд, первый вход которого является информационным входом устройства и

25

50

55 соединен с выходными шинами 2 постоянного запоминающего блока, вторые входы и первые выходы блока 1 соединены с выходами и первыми входами блока 3 полупостоянной памяти, а вторые выходы — с первым информационным выходом 4 устройства, блок 5 управления, первые и вторые входы которого соединены с адресными 6 и тактовыми 7 входами устройства, первый выход — со вторым входом блока 1, а вторые выходы-со вторыми входами блока 3 и вторыми входами дополнительного блока 8 полупостоянной памяти, третьи входы которого соединены с адресным входом 6 и третьим входом блока 3, блок 9 анализа, включающий регистр 10 маски, регистр ll эталона, первый 12 и второй 13 элементы И, схему

14 сравнения, выходы которой соединены с третьими входами блока 5, а входы — с выходами первого 12 и второго 13 элементов И, первые входы первого 12 и второго 13 элементов И вЂ” с выходами регистра 10, вторые входы первого 12 элемента И вЂ”, с выходами регистра 11, а вторые входы второго 13 элемента И вЂ” с выходами дополнительного блока 8, блок 15 фор= мирования формуляра команды, включающий регистр 16 формуляра команды, регистр 17 управления коммутатором и коммутатор 18, первые и вторые входы которого соединены с выходами дополнительного блока 8 и регистра 16, третьи входы — с выходами регистра 17, а выходы — с первыми входами дополнительного блока 8. Кроме того, устройство имеет выходы 19 для вывода информации, например, на цифропечатающее устройство, связанные с выходами блока 5 управления, адресными входами 6 и первыми выходами блока 1.

Устройство работает в режимах имитации штатного блока постоянной памяти, автоматической записи информации в блок 3, однократной записи информации, выводе информации на печать и перезаписи формуляра команды. Включение того или иного режима осуществляется с помощью блока

5 управления. В режиме имитации с целью оперативного изменения находящейся в нем командной информации полностью или частично производится замена блока постоянной памяти блоком 3. При поступлении запускающего сигнала по тактовым шинам 7 в зависимости от текущего значения адреса, поступающего rio адресным входам 6, блок 1 по сигналам из блока 5 осуществляет коммутацию выборки информации с выхода блока постоянной памяти либо блока 3 на числовые шины 4. Кроме того, блок 1 осуществляет подключение выходных шин постоянного блока памяти к блоку 3 в режиме автоматической записи информации, который используется для заполнения блока 3 исходной командной информацией, подлежащей отладке. При этом в дополнительный блок 8

834704

45 с регистра 16 формуляра команд через ком.мутатор 18 записывается исходная информация, например, все О.

Корректуры в блок 3 вводятся в режиме однократной записи. По адресу, находящемуся на адресных шинах 6,.выбираются соот ветствующие ячейки блоков 3 и 8. 11ри поступлении из блока 5 сигнала записи в блок 3 записывается команда, установленная на тумблерном наборнике, входящем в блок 1, а в блок 8 — код формуляра команды, установленный на регистре 16 формуляра команды.

В режимах вывода информации на печать и перезаписи формудара команды организуется считывание информации с последовательным перебором всего массива адресов блока 3. Информация, считанная из блока 8 на схеме 14 сравнения, сравнивается с эталоном, установленном на регистре 11.

Анализ может производиться по всем разрядам формуляра команды и отдельным разрядам или комбинациям разрядов. При этом разряды формуляра команды, не участвующие в анализе, маскируются с помощью регистра 10 масок. При совпадении текущего значения считанной из блока 8 информации с эталоном схема сравнения 14 формирует сигнал «равнозначность», поступающий на вход блока 5 управления, который вырабатывает в режиме вывода информации на печать управляющий сигнал распечатки адреса и кода команды. Таким образом, осуществляется ассоциативная выборка информации из блока 3 по признакам, хранящимся в блоке 8.

На определенных этапах процесса отладки программ возникает необходимость в изменении формуляра команды. Для этого организуется режим перезаписи формуляра команды, на регистре 11 устанавливается код формуляра команды, подлежащий замене, на регистре 10 — код маски, на регистре

16 — код нового формуляра, на регистре 17код коммутации, определяющий, какие разряды формуляра команды должны регенерироваться, а какие подлежат замене. При выработке схемой 14 сигнала «равнозначность», блок 5 вырабатывает сигнал записи и по данному адресу производится перезаписЬ определенных разрядов формуляра команды.

t0

6,Формула изобретения

1. Устройство для управления памятью, содержащее блок управления, блок приема и выдачи команд, блок полупостоянной памяти, причем адресный, информационный и тактовый входы устройства соединены соответственно с первым входом полупостоянного блока памяти, с первым входом блока приема и выдачи команд и с тактовым входом блока управления, первый, второй и третий выходы которого соединены соответственно со вторым входом блока приема и вы; дачи команд, со вторым входом блока полупостоянной памяти и с первым информационнь1м выходом устройства, выход блока полупостоянной памяти соединен с третьим входом блока приема и выдачи команд, первый выход которого соединен с третьим входом блока полупостоянной памяти и со вторым информационным выходом устройства, второй выход блока приема и выдачи команд является третьим информационным выходом устройства, отличающееся тем, что, с целью расширения эксплуатационных возможностей за счет обеспечения возможности фиксации предыстории модификации команд, в устройство введены дополнительный блок полупостоянной памяти, блок формирования формуляра команды и блок анализа, причем выход блока формирования формуляра команды соединен с первым входом дополнительного блока полупостдянной памяти, выход которого соединен со входом блока формирования формуляра команды и со входом блока анализа, выход блока анализа соединен со вторым входом блока управления, второй выход которого соединен со вторым входом дополнительного блока полупостоянной памяти, третий вход которого соединен с адресным входом устройства.

2. Устройство по п. 1, отличающееся тем, что блок формирования формуляра команды содержит регистр формуляра команды, коммутатор и регистр управления коммутатором, причем выход регистра управления коммутатором соединен с управляющим входом коммутатора, выход которого является выходом блока, а первый вход его соединен с первым информационным входом коммутатора, второй вход коммутатора соединен с выходом регистра формирования формуляра команды.

После окончания записи или распечатки производится дальнейшее считывание с перебором адресов массива до следующего совпадения формуляра команды с эталоном.

Предлагаемое техническое рещение в отличие от известных позволяет автоматизировать процесс учета и классификации корректур, что, в конечном счете, приводит к упорядочению и сокращению сроков отладки программ.

3. Устройство по п. 1, отличающееся тем, что блок анализа содержит регистр маски, регистр эталона, первый и второй элементы

И и схему сравнения, причем выход регистра маски соединен с первыми входами первого и второго элементов И, выходы которых соединены со входами схемы сравнения, выход схемы сравнения является выходом блока, выход регистра эталона соединен со вторым входом первого элемента И, второй

834704

Составитель И. Сигалов

Техред A. Бойкас Корректор Н. Стец

Тираж 745 Подписное

Редактор М. Лысогорова

Заказ 4077/76

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород; ул. Проектная, 4 вход второго элемента .И является входом блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 61 3326, кл. G 06 F 15/06, 1978, 2. Авторское свидетельство СССР № 489107, кл. G 06 F 11/00, 1972 (прототип).