Устройство для определения значений буле-вых функций

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ

<щ 840882 (61) Дополнительное к авт. сеид-ву (22) Заявлено 070679 (21) 2778911/18-24 с присоединением заявки Йо (23) Приоритет

Опубликовано 2 306.81.Бюллетень Но

Дата опубликования описания 230681 (51)М. К,.

G 06 F 7/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681. 3 (088 ° 8) (72) Авторы изобретения

В.А, Сечкин, .М.H Папуцкая и В.С. Чидсон (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗНАЧЕНИЙ

БУЛЕВЫХ ФУНКЦИЙ

Изобретение относится к логической обработке бинарных сигналов и

Может быть использовано в различного рода устройствах, связанных с проверкой и анализом состояния двух позиционных элементов, например, в системах контроля и управления, содержащих двухпозиционные датчики, сигнализаторы положения.

Известно устройство для определения булевых функций,в котором осуществляется последовательный ввод аргументов и производится их логичес" кая обработка,в результате чего на выходе устройства формируется значе- 15 ние заданной булевой функции этих аргументов (1).

Недостатком устройства является его сложность и низкая скорость работы. 20

Наиболее близким по технической сущности к предлагаемому является устройство для определения значений булевых функций, содержащее шину кода операции, шину синхронизации, 25 шину признака аргумента, первый, второй, третий, четвертый и пятый элементы И, первый, второй и третий элементы ИЛИ, первый, второй и третий элементы ПАМЯТЬ.

Вход аргумента устройства соединен с первыми входами третьего и пя того элементов И, а также с первыми запрещающими входами третьего и четвертого элементов И. Шина кода, операции соединена с первым входом первого элемента И и с входом Установка в 0 третьего элемента ПАМЯТЬ.

Шина синхронизации соединена со вторыми входами второго, третьего, чет- вертого и пятого элементов И. Шина признака аргумента соединена с третьими входами третьего и пятого элементов И и с третьими запрещающими входами второго и четвертого элементов И. Выходы второго и терьего элементов И соединены с входами второго элемента ИЛИ, а выходы четвертого пятого элементов И соединены с входами элемента ИЛИ.

Выход второго элемента ИЛИ соединен с входом Установка в 0 второго элемента IIANHTb и с входом Установка B 1 третьего элемента ПАМЯТЬ. Выход третьего элемента ПАМЯТЬ соединен с четвертыми запрещающими входами четвертого и пятого элементов И. Выход второго элемента ПАМЯТЬ соединен с первым входом первого

840882

l5 элемента ИЛИ и со вторым входом

hepsoro элемента И. ,Выход первого элемента И соединен с входом.. Установка в 1 первого элвмвита ПАМЯТЬ. Выход первого элемента ПАМЯТЬ соединен со. вторым входом первого элемента ИЛИ, выход котдрого является выходом устройства(2).

Недостатком известного устройства является сложность синхронизации устройства, обусловленная тем, что 10 сигнал на шине кода операции должен выставляться в промежутках между имиулъсами синхронизации.

Следовательно, при практической реализации устройства необходимо формировать двв синхронизирующие последовательности импульсов — одну для стробирования входных сигналов и сигнаЛов признака аргумента, другую« для стробирования сигналов в коде операции.

C точки зрения упрощения техничвской реализации (не нужно вводить в устройство распределитель нмпульcos) целесообразно формировать одну еинхронизкрующую последовательность имиулъсов. Кроме того, это позволяет повысить"быстродействие устройства, так как каждый аргумент булевой функции обрабатывается не за два такта, а за одни. 30 .Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройстве для .определения значений булввых функций, содержа- З5 щвм элвмвиты И ИЛИ OAMRTb кода операции устройства, которая совдиивна а первым входом первого злемвнта И, шину. аргумента устройст- . . ва, еовдийвнную с пеРвым прямым вхо- 40 дом второго элемента И, с первыми инверскьии входами третьего и чвтввртогО элементов И, с перва прямыа входом пятого элемента И, шину пркзКака аргумвита устройства, соединен" ную ео вторыми прямыми входами третье.45 .:ФО и аягОФб алвмвнтов И, со вторыми йнвврекыиа эходаваи.второго и четвер того элементов И, выход первого эле" мента 3l соединен со входом Устаиевка в 1™ первого элемента ПАМЯТЬ, 50 выхед квтОРОгО .соединен с первым входем -иврвого элемента ИЛИ, второй ..ВХОД КОТОРОГО ЕОВДИИВЯ С ВЫХОДОМ второго Ъявмвита ПАМЯТЬ и со вторым входом первого элемента И, а выход 55 совдкквн с выходом устройства, шина кода Оиврацки устройства соединена со

Входом Установка.в 0 третьего .

Эц@щ нта ПАМЯТЬ, вход Установка в

1 которого,соединен с выходом второго элвмвнта ИЛИ и ео входом Усневка в 0 второго элемента QANHTb вход Установка в 1 которого еоединфн е выходом третьего элемента:. ИЛИ, входы которого подключены соответственно к выходам четвертого и пятого элементов И, третьи инверсные входы которых подключены к входу третьего элемента ПАМЯТЬ, выходы второго и третьего элементов И подключены ко входам второго элемента ИЛИ, шина синхронизации устройства подключена к управляющим входам второго н третьего элементов ПАМЯТЬ, а анна кода операции устройства подКзпочена к третьим инверсным входам второго и третьего элементов И и к четвертым инверсными входам четвертого н пятого элементов И.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит шину 1 кода операции, шину 2 признака аргумента, шину 3 синхронизации, первый элемент

И 4, второй элемент И 5, третий элемент И 6, четвертый элемент И 7, пятый элемент И 8, второй элемент

ИЛИ 9, третий элемент ИЛИ 10, первый элемент ПАМЯТЬ 11, второй элемент

ПАМЯТЬ 12, третий элемент ПАМЯТЬ 13, первый элемент ИЛИ 14.

Вход аргумента -устройства соединен с первыми прямыми входами второго

5 и пятого 8 элементов И, а также с первыми инверсными входами третьего

6 и четвертого 7 элементов И. Шина

1 кода операции соединена с первые входом первого элемента И 4, с третьими инверсными входами второго 5 и третьего 6, а также с четвертаки инверсными входами четвертого 7 н пятого 8 элементов И, а также с входом Установка в 0 - - третьего элемента

ПАМЯТЬ 13.

Шина 2 признака аргумента соединена со BTopbwH npBMhwH входами третьего б и пятого 8 элементов И, а также со вторьвеи инверсными входами второго 5 и четвертого 7 элементов И.

Выходы второго 5 и третъего 6 элементов И соединены с входами второго эле"

Мента ИЛИ 9,выхо4 которого соединен с входом Установка в 0 второго элемента ПАМЯТЬ 12 и с входом Ус тановка в 1 третьего элемента ПАМЯТЬ 13.

Входы четвертого 7 и пятого 8 элементов И соединены с входом Ус- . тановка в 1 второго элемента ПАМЯТЬ 12. Шина синхронизации 3 соединена с управляющими входами второго

12 и третьего 13 элементов ПАИЯТЬ.

Единичный выход третьего элемента

ПАМЯТЬ 13 соединен с третьими инверснывк входамк четвертого 7 н пятого 8 элементов и. единичный выход второго элемента ПАМЯТЬ 12 соединен ео вторыми вкодамк первого элемента

И 4 и nepsoro элемента ИЛИ 14.

Выход первого элемента И 4 соединен е входом Установка в 1 первого элемента ПАМЯТЬ 1 1, единичный выход которого соединен с первым 840882

5 !

О

40

55

iN

6S входом первого элемента ИЛИ 14, выход которого является выходом устройства.

Устройство работает следующим образом.

На вход устройства последовательно поступают аргументы заданной булевой функции, значение которой слецует определить. Одновременно с поступлением каждого- аргумента на шине

2 признака аргумента формируется сиг.нал Логическая 1, если агрумент входит в булевое выражение в прямом коде, или Логический о, если аргумент входит в выражение в инвертированном коде. Одновременно с поступлением входного сигнала на шине кода операции формируется сигнал Логический 0, что соответствует операции Коньюнкция, которой при необходимости выполнения операции Дизьюнкцня на шине 1 кода операрации 1 соответствует Логическая

1, поступление следующего за этой операцией аргумента задерживается на один такт, и он поступает при нуле зом потенциале шины 1.

При выполнении операции "Коньюнкция" в зависимости от значения аргумента (О или 1) и сигнала нашине 2 признака аргумента входной сигнал проходит через второй элемент И 5, третий элемент И 6, четвертый элемент И 7 или пятый элемент И 8 и в виде потенциала поступает либо на вход Установка в 1 второго элемента ПАМЯТЬ 12, либо на входы Установка в 0 второго элемента IIAМЯТЬ 12 и Установка в 1 третьего элемента ПАМЯТЬ 13. Импульс синхронизации, поступающий по шине 3 синхронизации, переводит элементы ПАМЯТЬ

12 и 13 в состояние, соответствующее потенциалам на их входах. единичное состояние третьего элемента ПАМЯТЬ 13 блокирует поступление последующих сигналов на вход Установка в 1 второго элемента

IIAMHTb 12, обеспечивая правильное выполнение операции Коиьюнкция .

При выполнении операции Дизьюнкция импульс синхронизации устанавливает в нулевое состояние третий элемент IIANHTb 13, разблокируя четвертый 7 и пятый 8 элементы И и разрешая установку в единичное состояние второго элемента ПАМЯТЬ 12, если следующий входной сигнал;имеет уровень Логическая 1 и аргумент задан в прямом коде или входной сигнал имеет дювень Логический 0 и аргумент задан в инвертированнову коде. Одновременно сигнал Логическая 1 иа шине 1 кода операции разрешает перезапись единичного !состояния второго элемента ПАМЯТЬ 12 в первый. элемент ПАМЯТЬ 11, фиксируя тот факт, .что хотя бы один дизьюнктивный член в булевом выражении равен 1 . При выполнении операции Дизьюнкция предусмотрена блокировка второго 5, третьего 6, четвертого 7 н пятого 8 элементов И. Это сделано для,предотвращения возможности одновременного появления уровней Логическая 1 на входах установка в 0 и Установка в 1 третьего элемента ПАМЯТЬ 13, так как для элемента ПАМЯТЬ, построенного на RS-триггере, это, является запрещенным состоянием а GK-триггер, в этом случае работает в счетном режиме, его новое состояние при приходе импульса синхронизации может быть как 0, так и 1 в зависимости от прежнего состояния, в то время как по логике работы устройства третий элемент IIAMHTb 13 при выполнении операции "Дизъюнкция" должен переходить в состояние "0" . Кроме того, ° блокировка четвертого 7 и пятого 8 элементов И на время операции Дизьюнкция предотвращает ситуа-: цию гонки фронтов, которая может возникнуть при прохождении сигнала на вход Установка в 1 второго элемента ПАМЯТЬ 12 и .одновременном считывании состояния единичного выхода этого же элемента ПАМЯТЬ.

Таким образом, после прохождения. всей последовательности входных сигналов на выходе первого элемента ИЛИ

14 имеет место значение заданной булевой функции.

Изобретение обеспечивает позыше« ние быстродействия аппаратуры, которая используется для определения значений булевых функций; в то время .. как при использовании известного устройства требуется пять тактов дла одного цикла, из них два такта для обработки аргументов булевой функции.

Предлагаемое устройство позволяет сократить количество тактов до четырех, т.е. повысить быстродействие на 20В.

Формула изобретения . Устройство для определения значений булевых .функций, содержащее элементы И, ИЛИ, ПАМЯТЬ, шину кода операции, устройства, соединенную с. первым входом первого элемента И, шину аргумента устройства соединенную с первым прямым входом второго элемента И, с первыми инверсньзаи входами третьего и четвертого элементов И, с первым прямым входом пятого элемента И, шину признака устройства, соединенную со вторыми прямыми входамн третьего и пятого

1 элементов И, со вторыми инвеРсными входами второгб и четвертого элементов И, выход первого элемента И соединен со входом Установка в 1 первого элемента ПАМЯТЬ, выход кото84088?

Составитель В Кайдац

Техред Н.Ковалева. КорректорВ. Бутяга

Редактор Н. Лазаренко

Эаказ 4766/71

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 рого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ПАМЯТЬ и со .вторым входом первого элемента И, а выход соединен с выходом устройства, шина кода операции устройства соединена со входом Установка в 0 третьего элемента

НАМЯТЬ, вход Установка в 1 которого соединен с выходом второго элемента ИЛИ и со входом Установка в

0 второго элемента ПАМЯТЬ, вход Установка в 1 которого соединен с выходом третьего элемента ИЛИ, вхбды которого подключены соответl ственно к выходам четвертого и пятого элементов И, третьи инверсные входы которых подключены к входу ,третьего элемента ПАМЯТЬ, выходы второго и третьего элементов И: подключены ко входам второго элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, шина синхронизации устрой . ства подключена к управляющим входаь второго и третьего элементов ПАМЯТЬ, а шина кода операции .устройства подключена к третьим инверсным входам второго и третьего элементов И и к четвертым инверсным входам четвертого и пятого элементов И °

Источники информации, принятые во внимание при экспертизе

1. Патент США М 3832696, кл. 235-164, 1975. 5 2. Авторское свидетельство СССР по заявке 9 2631742/18-24, кл. G 06 F 7/00, 1978 (прототип) .