Запоминающее устройство с самоконтро-лем

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ц842986

Союз Совет скнх

Соцналнстнческна

Республнк (61) Дополнительное к авт. свид-ву— (51) М. Кл.з

G 11 С 29/00

Н 04 L 1/10 (22) Заявлено 15.11.79 (21) 2844825/18-24 с присоединением заявки №вЂ” (23) Приоритет —

Гееударствекнмй кемитет (53) УДК 681 327 (088.8) Опубликовано 30.06.81. Бюллетень №24

Дата опубликования описания 05.07.81 ло делам лзебретеннй и еткрмтий (?2) Авторы изобретения

Ю. М. Брауде-Золотарев и В. С. Борисов (7l ) Заявители (54) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО

С САМОКОНТРОЛЕМ

Изобретение относится к запоминающим устройствам и цифровой технике связи.

Известно запоминающее устройство, содержащее накопитель, узлы записи и считывания, блок управления режимом, блок управления адресом (11, Недостаток известного устройства заключается в малой надежности, особенно в режиме записи-считывания.

Наиболее близким техническим решением к предлагаемому является запоминающее устройство с самоконтролем, содер- 10 жащее основной и дополнительный накопители, дешифратор адреса, регистр слова, блок коррекции, преобразователь кодов и блок управления (2 .

Недостатком этого устройства является невысокая надежность, связанная со слож- l5 ностью входящих в устройство блоков, в частности преобразователя кодов.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее основной и дополнительный накопители, управляющие входы которых подключены к выходам блока управления, блок коррекции информации, выход которого является одним из выходов устройства, другим выходом которого является первый выход дополнительного накопителя, а входом — вход основного накопителя, введены формирователь сигналов контроль- ного чтения, детектор ошибок и дешифратор, причем первый выход основного накопителя подключен ко входу формирователя сигналов контрольного чтения, выход которого соединен с одним из входов детектора ошибок, другой вход которого подключен ко входу устройства, а выход — к первому входу дополнительного накопителя, второй выход которого подключен к первому входу блока коррекции информации, выходы дешифратора подключены соответственно ко второму и третьему входам дополнительного накопителя и второму входу блока коррекции информации, третий вход которого соединен со вторым выходом основного накопителя, управляющие входы формирователя сигналов контрольного чтения, детектора ошибок и дешифратора подключены к выходам блока управления.

842980

t0

Формула изобретения

На чертеже изображена структурная схема запоминающего устройства с самоконтролем.

Устройство содержит основной накопитель 1, блок 2 управления, состоящий из блока 3.1 управления режимом и блока 3.2 управления адресом. Формирователь 4 сигналов контрольного чтения, детектор 5 ошибок, дополнительный накопитель 6, дешифратор 7 и блок 8 коррекции информации.

Выход блока 8 и первый выход накопителя 6 являются выходами устройства. Первый выход накопителя 1 подключен ко входу формирователя 4, выход которого соединен с одним из входов детектора 5 ошибок, другой вход которого подключен ко входу устройства, а выход — к первому вхбду накопителя 6, второй выход которого подключен к первому входу блока 8. Выходы дешифратора 7 подключены соответственно ко второму и третьему входам накопителя 6 и второму входу блока 8, третий вход которого соединен со вторым выходом накопителя l. Управляющие входы формирователя 4, детектора 5 ошибок и дешифратора 7 подключены к выходам блока 2 управления.

Предлагаемое запоминающее устройство с самоконтролем работает следующим образом.

Передаваемая информационная последовательность поступает на входы детектора 5 ошибок и накопителя 1, где производится запись в некоторый элемент памяти, позиция которого определяется адресным сигналом, формируемым в блоке 3.2 управления адресом. Момент осуществления записи определяется сигналом, формируемым в блоке 3.1 управления режимом.

После завершения записи в накопителе 1 и в детекторе 5 ошибок происходит под действием сигнала управления режимом из блока 3.1 нестирающее считывание формирователем 4 и сравнение символа контрольного считывания с информационным символом в детекторе 5 ошибок.

При совпадении этих символов в детекторе 5 ошибок формируется сигнал. аО» и далее предлагаемое устройство работает обычным образом. При несовпадении этих символов в детекторе,5 ошибок формируется сигнал «1», который управляет в накопителе 6 записью адреса ячейки памяти, в которой хранится ошибочный символ. Одновременно с этим производится запись в накопитель 6 правильного значения записанного символа.

Накопитель 6 содержит несколько ячеек для записи поочередно нескольких. обнаруженных ошибок. Сразу же после регистрации ошибки производится переключение на следующую многопозиционную ячейку для подготовки к регистрации следующей ошибки. Счетчик, входящий в состав накопителя 6 и переключающий ячейки памяти, 4 имеет выход для индикации возможных переполнений.

Переключение в режим считывания осуществляется сигналом блока 3.1 управления режимом. Возможны два режима считывания. При, считывании безошибочных символов в дешифраторе 7 во всех ячейках формируются сигналы «О», под действием которых считываемые в накопителе 1 символы проходят через блок 8 без изменений.

При чтении любого из символов, адрес которого записан в накопителе б, в дешифраторе 7 формируется сигнал «1» на позиции, соответствующей этому адресу. После объединения по ИЛИ всех позиций формируется сигнал коррекции ошибок, под действием которого инвертируется ошибочный символ в блоке 8, а также производится считывание в накопителе 6 правильного значения символа, соответствующего дешифрованному адресу ошибки. При совпадении считанного символа и исправленного символа любой из них выдается на выход.

При несовпадении этих символов выдается сигнал ненадежности символа.

Возможны некоторые упрощения в работе предлагаемого устройства. Например, при постоянных ошибках на определенных позициях можно постоянно сохранять в накопителе б адреса этих позиций. При высокой надежности накопителя 6 можно выдавать на выход блока 8 только считанный в накопитель 6 символ и не использовать на этих позициях символы, считываемые в накопителе 1.

При этом не нарушается структурная схема предлагаемого устройства. Составные элементы устройства могут быть выполнены любым известным способом в соответствии с типом памяти (микроэлектронная, магнитная и др.).

Повышение надежности запоминающего устройства позволяет получить существенный экономический эффект как при изготовлении, так и при эксплуатации предлагаемого устройства за счет обеспечения возможности повышения плотности записи и уменьшения числа ошибок как при записи, так и при считывании информации, Запоминающее устройство с самоконтролем, содержащее основной и дополнительный накопители, управляющие входы которых подключены к выходам блока управления, блок коррекции информации, выход которого является одним из выходов устройства, другим выходом которого является первый выход дополнительного накопителя, а входом — вход основного накопителя, отличающееся тем, что, с целью повышения надежности устройства, оно содержит форми842980

Составитель В. Рудаков

Редактор В. Матюхина Техред А. Бойкас Корректор Г. Назарова

Заказ 5120/69 Тираж 645 Подписное

ВНИИПИ Государственного комитета СССР по делам изооретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4 рователь сигналов контрольного чтения, детектор ошибок и дешифратор, причем первый выход основного накопителя подключен ко входу формирователя сигналов контрольного чтения, выход которого соединен с одним из входов детектора ошибок, другой вход которого подключен ко входу устройства, а выход — к первому входу дополнительного накопителя, второй выход которого подключен к первому входу блока коррекции информации, выходы дешифратора подключены соответственно ко второму и третьему входам дополнительного накопителя и второму входу блока коррекции информации, третий вход которого соединен со вторым выходом основного накопителя, управляющие входы формирователя сигналов контрольного чтения, детектора ошибок и дешифратора подs ключены к выходам блока управления.

Источники информации, принятые во внимание при экспертизе

1. Патент США № 3568453, кл. 340 — 146. 1, опублик, 1 972.

2. Авторское свидетельство СССР № 618799, кл. G 11 С 29/00, 1976 (прототип).