Ячейка однородной вычислительной среды

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республмк ()843240

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 10.08.79 (21) 2816398/18-21 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.з

Н 03 К 19/00

Гаеударетееиимй кемитет

СССР

Опубликовано 30.06.81. Бюллетень № 24 (53) УДК 621.375..083 (088.8) пе делам изебретеиий и еткрытий

Дата опубликования описания 05.07.81 (72) Автор изобретения

Г. И. Фурсин

Московский ордена Трудового Красного физико-технический институт (7I) Заявитель (54) ЯЧЕЙКА ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ

СРЕДЫ

Изобретение относится к автоматике и вычислительной технике.

Известно устройство, содержащее триггеры на транзисторах разного типа проводимости с коллекторно-базовыми связями (!).

Известно также устройство, содержащее транзистор первого типа проводимости, эмиттер которого соединен с первой шиной питания, база — со входом устройства и коллектором транзистора второго типа проводимости, эмиттер которого подключен ко второй шине питания, база — к коллектору транзистора первого типа проводимости (2).

Недостаток известных устройств — узкие функциональные возможности вследствие невозможности выполнения логическихх опера ци й.

Цель изобретения — расширение функциональных возможностей, Для достижения поставленной цели в устройство, содержащее транзистор первого типа проводимости, эмиттер которого соединен с первой шиной питания, база — со входом устройства и коллектором транзистора второго типа проводимости, эмиттер которого подключен ко второй шине питания, база — к коллектору транзистора первого ти па проводимости, введен многоколлекторный транзистор второго типа проводимости, эмиттер и база которого соответственно подключены к базе и коллектору транзистора

5 второго типа проводимости, а коллекторы подключены к выходам устройства.

На чертеже представлена принципиальная схема предлагаемого устройства.

Устройство содержит транзистор 1 первого типа проводимости, эмиттер которого соединен с первой шиной 2 питания, база— со входом 3 устройства и коллектором транзистора 4 второго типа проводимости, эмиттер которого подключен ко второй шине 5

15. питания, многоколлекторный транзистор 6 второго типа проводимости, эмиттер и база которого соответственно подключены к базе и коллектору транзистора второго типа проводимости, а коллекторы подключены к выходам 7 устройства. р Предлагаемое устройство работает следующим образом.

Пусть транзистор первого типа проводимости выполнен в виде р-п-р-транзистора, 843240

Использование предлагаемой ячейки позволяет проектировать импульсные устройства, выполняющие как функцию запоминания, так и сложные логические функции.

Формула изобретения

7

7

Составитель А. Янов

Редактор Л. Пчелинская Техред А. Бойкас Корректор В. Бутяга

Заказ 5164/82 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

3 транзисторы 4 и 6 второго типа проводимости — в виде п-р-п-транзисторов, первая шина

2 питания подключена к источнику положительной полярности, а вторая шина 5 питания — к источнику нулевого потенциала. При подаче на вход 3 ячейки импульса нулевого уровня транзисторы 1 и 4 первого и второго типов проводимости открываются, при этом в коллекторы многоколлекторного транзистора 6 начинает втекать ток, включающий следующую аналогичную ячейку. Наличие нескольких коллекторов у многоколлекторного транзистора 6 позволяет разветвлять сигнал и при объединении выходов 7 различных ячеек позволяет осуществлять логические операции, например логическое сложение.

Выключение ячейки производится одним из двух способов: в первом случае отключается питание или используется импульсное питание, которое подается через резистор с малым сопротивлением; во втором случае используется как импульсное, так и постоянное питание, которое подается через погрузочный резистор с большим сопротивлением, обеспечивающим единстенное устойчивое состояние ячейки, при котором все входящие в нее транзисторы закрыты. Тогда при подаче на вход 3 ячейки импульса нулевого уровня на выходах 7 ячейки вырабатывается импульс нулевого уровня, длительнОсть которого обусловлена динамическими параметрами входящих в ячейку транзисторов.

Ячейка однородной вычислительной среды, содержащая транзистор первого типа проводимости, эмиттер которого соединен с первой шиной питания, база — со входом ячейки и коллектором транзистора второго типа проводимости, эмиттер которого подключен ко второй шине питания, база — к коллектору транзистора первого типа проводимости, отличающаяся тем, что, с целью расширения функциональных возможностей, в ячейку введен многоколлекторный транзистор второго типа проводимости, эмиттер и база которого соответственно подключены к базе и коллектору транзистора второго ти20 па проводимости, а коллекторы подключены к выходам ячейки.

Источники информации, принятые во внимание при экспертизе

1. Будинский Я. Транзисторные переключающие схемы. М., «Связь» 1965, с. 354, рис. 262.

2. Перлов Б. В. Импульсные устройства на транзисторах с проводимостью разного типа. М., «Энергия» 1972, с. 114, рис. 31 (прототип).