Интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ -847330

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социвлистическик

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 051179 (21) 2836225/18-24 (51) N

3 с присоединением заявки ¹ (23) Приоритет

G G 7/186

Государственный комитет

СССР но лелям изобретений и открытий (- З) УД1 681. 335 (088.8) Опубликовано 150781 Бюллетень Hо 26

Дата опубликования описания 150781 (72) Авторы изобретения

Ю.С.Мальцев, В.Д.шевченко, Е.П.Разгуляев и M.H.Чернин (71) Заявитель

Омский ордена Ленина завод точных электрических приборов "Электроточпркбор" (54 ) И НТЕГРАТОР

Изобретение относится к аналоговой вычислительной технике.

tfзвестен интегратор электрических сигналов, содержащий операционныи усилитель, охваченныи емкостной обратной связью, и схему компенсации дрейфа нуля, состоящую из ключа на входе операционного усилителя, вспомогательного усилителя, вход которого соединен с выходом операционного усилителя, а выход через исполнительный элемент с корректирующим входом операционного усилителя 1) .

Недостатки этого интегратора состоят в низкой точности и высоком быстродействии, так как интегратор не обеспечивает компенсации тактовой составляющей дрейфа и требует длительного времени для осуществления коррекции.

Наиболее близким к предлагаемому устройству является интегратор, содержащии операционный усилитель, выход которого через интегрирующий конденсатор соединен с его инвертирующим входом, а инвертирующий вход через резистор соединен с первым ключом, обеспечивающим поочередное соединение инвертирующего входа с источником входных сигналов или с общей шинои, вспомогательный усилитель, вход которого соединен с выходом операционного усилителя, а выход через второй ключ соединен с корректирующим входом операционного усилителя и с запоминающим конденсатором, а управляющие входы ключей объединены и подключены к устройству управлений.

Этот интегратор обеспечивает коррекцию как дрейфа налряжения смещения нуля операционнного усилителя, так и коррекцию дреифа, вызванного изменением входного тока опера1з ционного усилителя.

Недостаток известного устройства состоит в том, что при повышении требований к точности коррекции дрейфа необходимо увеличивать вели20 чину емкости запоминающего конденсатора, при этом увеличивается и длительность такта коррекции.

Цель изобретения — повыщение быстродействия и точности интегрирования.

Указанная цель достигается тем, что интегратор, содержащий операционный усилитель, инвертирующий вход которого через интегрирующий конденсатор

30 соединен с его выходом и через

847330 масштабный резистор — с выходом переключателя, соединенного входами соответственно с входом интегратора и шиной нулевого потенциала, вспомогательный усилитель, вход которого подключен к выходу операционного усилителя, а выход через ключк корректирующему входу операционного усилителя, и блок синхронизации, соединенный с управляющими входами переключателя и ключа, введены ждущий генератор одиночных импульсов и дополнительный ключ и запоминающий конденсатор, соединенные последоватльно и включенные между корректирующим входом операционного усилителя и шиной нулевого потенциала, причем управляющий вход дополнительного ключа через ждущий генератор одиночных импульсов соединен с выходом блока синхронизации.

На фиг.1 показана схема предложенного интегратора, на фиг.2 временная диаграмма его работы.

Интегратор содержит переключатель

1, операционный усилитель 2, вспомогательный усилитель 3, ключи 4 и 5, запоминающий конденсатор б, блок

7 синхронизации, ждущий генератор 8 одиночных импульсов, масштабный резистор 9 и интегрирующий конденсатор 10 в цепи отрицательной обратной связи операционного усилителя 2.

Выходы переключателя 1 соединены с входом интегратора и с шиной нулевого потенциала, à его выход соединен с масштабным резистором 9 операционного усилителя 2. Выход операционного усилителя 2 соединен со входом вспомогательного усилителя 3, выход которого через ключ 4 соединен с неинвертирующим входом операционного усилителя 2 и с ключом

5. Ключ 5 соединен с запоминающим конденсатором 6, вторая обкладка которого связана с шиной нулевого потенциала. управляющие входы переключателя 1 и ключа 4 подключены к блоку 7 управления и входу ждущего генератора 8 одиночных импульсов. Выход ждущего генератора 8 одиночных импульсов соединен с управляющим входом ключа 5.

Ждущий генератор 8 одиночных импульсон может быть выполнен в виде элемента И 11, инвертора 12 и RCцепочки 13. Первый вход элемента И

11 является входом ждущего генератора одиночных импульсов, а выход элемента И 11 — его выходом. Вход инвертора 12 соединен с первым входом элемента И 11, а его выход— со входом <С -цепочки 13, выход которой соединен со вторым входом элемента И 11.

Интегратор работает следующим образом.

В такте интегрирования переключатель 1 находится в положении а, ключ 4 разомкнут, ключ 5 замкнут.

Входной сигнал поступает на oneрационный усилитель 2 и интегриРуется. В такте коррекции блок управления переводит переключатель .1 в положение б, эаьыкает ключ 4 и одновременно через ждущий генератор 8 одиночных импульсов размыкает ключ. Выходной сигнал операцион-| ного усилителя 2 через вспомогательный усилитель 3 и ключ 4 поступает на неинвертивный вход операционного усилителя 2, в результате чего на выходе вспомогательного усилителя

3 устанавливается сигнал, который отличается от нуля на величину нап ряжения смещения нуля операционного усилителя 2 и на величину смещения этого усилителя, вызванного протеканием .егo входного тока через резистор 9. После этого выходным

20 сигналом ждущего генератора 8 одиночных импульсов замыкается ключ 5, напряжение на запоминающем конденсаторе б устанавливается равным напряжению дрейфа и это напряжение р5 поступает на вход операционного усилителя 2, корректируя его дреиф по току и напряжению.

Преимщества предложенного интегратора в сравнении с известным состоят в следующем.

В предложенном интеграторе режим коррекции разбит на два такта (введением дополнительного ключа и ждущего генератора одиночных импульсон) . В течение первого такта коррекции запоминающий конденсатор отключен, поэтому длительность переходного процесса в этом такте прямо пропорциональна постоянной времени интегратора и обратно пропорциональ40 на .коэффициенту усиления вспомогательного усилителя, После окончания переходных процессов, снязанных с перезарядом интегрирующего конденсатора, начинается второй такт кор4 рекции, в котором к выходу вспомогательного усилителя подключается запоминающий конденсатор. Поскольку переходные процессы уже закончились то, в момент включения дополнительного ключа напряжения на выходе вспомогательного усилителя и на .запоминающем конденсаторе отличаются друг от друга на весьма малую величину, обусловленную раз рядом запоминающего конденсатора эа время такта интегриронания, его зарядом входным TOKOM операционного усилителя в такте интегриронания и дрейфом напряжения смещения операционного усилителя. Малая разиость ф) указанных напряжений и определяет малую длительность второго такта коррекции несмотря на значительную .величину емкости запоминающего конденсатора. Поэтому увеличение точности коррекции (увеличение емкости

847330 запоминающего конденсатора) не приводит к заметному увеличению длительности такта коррекции.

Формула изобретения

Интегратор, содержащий операционный усилитель, инвертирующий вход которого через интегрирующий конденсатор соединен с его выходом и через масштабный резистор — с выходом переключателя, соединенного входами соответственно с входом интегратора и шиной нулевого потенциала, вспомогательный усилитель, вход которого подключен к выходу операционного усилителя, а выход через ключ — к корректирующему входу операционного усилителя, и блок синхронизации, соединенный с управляющими входами переключателя и ключа, о т л и ч а ю щ и и с я тем, что, с целью повыаения быстродействия и точ-. ности интегрирования, в него введены ждущий генератор одиночных импульсов, а также дополнительный ключ и запоминающий конденсатор, соединенные последовательно и включенные между корректирующим входом операционного усилителя и шиной нулевого потенциала, причем управляющий вход дополнительного ключа через ждущий генератор -одиночных импульсов соединен с выходом блока синхронизации °

Источники информации, принятые во внимание при экспертизе

15 1. Смолов В.Б. Аналогичные вычислительные машины. М., "Высшая школа", 1972, с.110-111, рис.Ш-10.

2. Заявка Японии Р 51-17859, кл. 97/8/1)2, 1976 (прототип) .

847330

Ключ 7

/(луч 4 ключ о

Редактор A.Äîëèíé÷

Заказ 5500/76 Тираж 745 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", г.ужгород, ул.Проектная,4

Ихоо лксм щгго ггФер ора ОАжю

Ф/х имел соо

8Ь хоУ м Уу и гго гагр èðè бич меях имоу сои

Составитель В. Дианов

Техред Н. Бабурка Корректор Н. двыдкая