Элемент памяти для регистра сдвига

 

О П И С А Н И Е ()847373

ИЗОБРЕТЕНИЯ

Союз Советски и

Социапистическил

Республик

4 — \ б г

",г

Р

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (22) Заявлено 10. 10. 79 (21) 2829809/18-24

1 с присоединением заявки рй.— (23) Приоритет

Опубликовано 15.07 ° 81. Бюллетень Рй 26

Дата опубликования описания 17 07 ° 81 (51)M. Кл;

G 11 С 19/28

Государственный кемитет

СССР

llD делам изобретений н открытий (53) УДК 681.327.

66(088.8) — --.—

И.И. Бычков, Л.В. Попов и Й.И. Рыбальченко (72) Авторы изобретения (7I) Заявитель (54) ЭЛЕМЕНТ ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к вычислительной технике и может быть использовано при построении микроэлектронных регистров сдвига.

Известен регистр сдвига на элементах интегральной инжекционной логики, в схеме которого в цепь передачи информации включены дополнительные транзисторы-инверторы, которые вносят задержку при переносе информации из одной ячейки в другую. Это приводит к снижению тактовой частоты.

Кроме этого, этот регистр имеет и такой недостаток, как использование двух типов питания, постоянного для хранения информации и тактированного для ее передачи в следующий разряд I.l j .

Наиболее близким к предлагаемому по технической сущности является эле1 мент памяти, который содержит два двухколлекторных и-р-п транзистора, соединенных по триггерной схеме, два

j)-n-p-транзистора, эмиттеры которых соединены с тактовой шиной. Причем базы и-р-и-транзисторов соединены с коллекторами p-n-p-транзисторов, эмиттеры последних соединены между собой (топологически представляют

S одну область, называемую инжектором) и с соответствующим источником тактовых импульсов. Базы р-и-р-транзисторов и эмиттеры п.-р-п-транзистото ров соединены с шиной нулевого потенциала. При выполнении ячейки памяти на данном элементе прием информации на основной триггер происходит по переднему фронту тактового импуль15 ca TH подаваемого на эмиттеры

i p-è-р-транзисторов данного триггера.

После окончания тактового импульса за счет остаточных зарядов, накопленных в базе и-р-и-транзисторов ив базе р-п-р-транзисторов, основной триггер продолжает находится в одном из устойчивых состояний, Прием информации в дополнительный триггер иэ основного происходит также по переднему фронту

40

50. 3 84 тактового импульса ТИ . Состояние дополнительного триггера определяется . состоянием основного триггера, который ! находится во включенном состоянии за счет остаточных зарядов, накопленных в базах р-и-р-:и и-р-и-транзисторов 2/.

Недостатком данного элемента памяти при построении регистра сдвига является то, что с увеличением амплитуды тактового импульса происходит накопление неосновных носителей зарядов в базовых областях транзисторов, что ограничивает частотные свойства регистра сдвига. Действительно, для зарядов имеет место выражение о.„„,,= а+аа, (i,) где Q — заряд и базе насыщенного нас, р-n - р-транзистора; . заряд в базе насыщенного р-п-р-транзистора;

- накапливающий заряд в базе транзистора в зависимости от смещения коллекторного перехода р-и-р" транзистора

Ро

Причем Q = e, О> /g> (2)

I где Р— равновесная концентрация

О дырок;

W — толщина базы; вЂ, диффузионная длина .носителей заряда;

Чт — температурный потенциал;

U - потенциал прикладываемый к

Э

У эмиттерному переходу.

Цель изобретения — повышение быстродействия элемента памяти.

Поставленная цель достигается тем, что в элемент памяти для регистра сдвига, содержащий два п"р-п-транзистора, охваченных по первым коллекторам триггерной связью, эмиттеры п-р-и-транзисторов соединены с шиной нулевого потенциала, два р-п-р-транзистора, эмиттеры которых подключены к шине тактовых импульсов, коллекторы р-и-р-транзис- торов соединены с первыми коллекторами п-р-и-транзисторов и с информационными входами элемента памяти, вторые коллекторы и-р-п-транзисторов соединены с выходами элемента памяти, введен диод, анод которого соединен с базами р-n-p-транзисторов, ю а катод — с шиной нулевого потенциала.

На чертеже представлена электрическая схема элемента памяти.

Схема содержит два п-р-и-транзистора 1 и 2, два р-и-р-транзистора

7373 4

3 и 4, шину 5 нулевого потенциала, шину 6 тактовых импульсов, информационные входы 7 и 8, выходы 9 и 10 элемента памяти и диод 11.

Элемент памяти функционирует следующим образом.

При подаче тактового импульса ТИ на эмиттеры р-и-р-транзисторов 3 и 4 информация со входа записывается в триггер, выполненный на транзисторах

1 и 2. После установления информации в триггере можно записанную информацию переписать в следующий элемент памяти. Дпя этого необходимо подать тактовый импульс ТИ на эмиттеры

\ р-п-р-транзисторов, относящихся к следующему элементу памяти и одновременно снять тактовый импульс с эмиттеров р-n"р-транзисторов 3 и 4, относящихся к данному элементу памяти. За счет заряженных базовых ейкостей и-р-и-транзистора 1 и 2 триггер продолжает находиться в одном из устойчивых состояний, что и определяет состояние триггера следующего элемента памяти, устанавливается в состояние, определяемое

1 входным сигналом, и будет находиться-в данном состоянии до тех пор, пока присутствует ТИ

При построении регистра сдвига на предложенном элементе время передачи информации из разряда в разряд определяется в данной схеме временем рассасывания .зарядов на базовых емкостях р-и-р- 3 и 4 и и-р-и-транзисторов 1 и 2.

Накопление зарядов в базе р-п-р"транзисторов 3 и 4, независимо от увеличения амплитуды тока тактового импульса, отсутствует за счет введения диода 11, обеспечивающего активный режим работы р-и-р-транзисторов 3 и 4. Это приводит к повьппению быстродействия при передаче информации из разряда в разряд, формула (1), так как в этом случае,aQ=Î и Qíà .wQàêñ, где

Я вЂ” (3) ° Если при одном и том с Ит же тоКе инжектора, ток поступающий в базу п-р-п-транзистора, более чем в два раза превьппает аналогичный ток при работе в насьпценно1м режиме, то увеличение быстродействия получают при меньших мощностях, т.е. улучшается значение фактора качества р . схем.

Формула изобретения

ВНЙИПИ Заказ 5508/78 Тираж 645 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

5 8

Положительный эффект от применения предложенного изобретения заключается в повышении быстродействия при снижении потребляемой мощности за счет независимого подбора необходимых параметров для р-и-р- и и-р-и-транзисторов и обеспечении активного режима работы р-и-р-транзистора; простоте изготовления — стандратная планарно-диффузионная технология, широко применяемая для биполярных интегральных схем; обеспечении высокой плотности упаковки на кристалле; возможности совмещения на одном кристалле других активных н пассивных компонентов интегральных

Элемент памяти для регистра сдвига, содержащий, два и-р-п-транзистора, охваченных по первым коллекто47373 б рам триггерной связью, эмиттеры и-р-п-транзисторов соединены с шиной нулевого потенциала, два р-п-р-транзистора, эмиттеры которых подключены к шине тактовых импульсов, коллекторы р-и-р-транзисторов соединены с первыми коллекторами и-р-и-транзисторов и с информационными входами элемента памяти, вторые коллекторы

10 и-р-п-транзисторов соединены с выходами элемента памяти, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия элемента памяти, в него введен диод, анод которого соединен с базами р-ll""р-транзисторов, а катод — с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспертизе щ 1. Патент Франции У 2131960, кл. G 11 С 19/00, опублик. 1973.

2. Ж. "Зарубежная электронная тех.,ника". 1973, У 19, с. 40, рис. 34 (прототип).