Программируемый многофункциональныйлогический модуль

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ТИЗЬСТВУ

Союз Советских

Социалистических

Республик

g )851399

Ф (á3) Дополнительное к авт. свид-ву р м. к (22) Заявлемо 29. 12. 79 (21) 2861630/18-24 сприсоедмнением.заявкийо

G 06 F 7/00

Государстееииый конитет

СССР ио делан изобретеиий и открытий (23) Приоритет

Опубликовано 300781. Бюллетень IA 28

Дата опубликовамия описания 30. 07, 81 (53) УДК 681.3 (088. 8) (22) Автор изобретения

В.М. Чурков

I(t (71) Заявитель (54 ) ПРОГРАММИРУЕМЫЙ МНОГОФУНКЦИОНАЛЬНЫЯ

ЛОГИЧЕСКИЙ МОДУЛЬ межуточных вычислений происходят для числа аргументов не выше трех, и значения промежуточных функций запоминаются,на триггере. Результаты промежуточных вычислений с выхода логического блока и триггера поступают на соответствующие входы коммутатора в качестве аргументов для вычисления последующего промежуточного результата или окончательного значения функции. В качестве примера рассмотрим процесс вычисле- . ния этим модулем Функции,В первом такте вычисляется Функция

* х„° х -хз и

Значение функции запоминается на триггере.

Во втором такте вычисляется функция

- ха хв ° хо„ в третьем - Функция а т °

Значение функции f запоминается на триггере.

Изобретение относится к вычислительной технике и может быть использована в микропрограммных устройствах обработки логической информации, предназначенных для математических вычислений, контроля и управления сложными процессами.

Известен многофункциональный модуль для реализации булевых функций, Е содержащий логические элементы и триггеры 1 .

Недостатком модуля является его сложность и ограниченное количество реализуемых булевых Функций.

Наиболее близким к предлагаемому является многофункциональный модуль, реализукщий булевые функции от любого числа аргументов, содержащий первый коммутатор, управляющие вхо- . ды которого соединены с управляющей 2© шиной, а информационные входы - с информационными входами модуля, де- . шифратор, входы которого соединены с управляющей шиной модуля, триггер, выход которого соединен со входом коммутатора P)..

Недостатками этого модуля явля- ются его сложность и ограничения, накладываемые на класс реализуемых булевых функций. Так„операции про- ЗО й=х, ха.хз.хл хд хохт Яй.хо х„„х„-х<

851399

В четвертом такте вычисляется функция 7 ° >8 xq

Значение функции fu должно запоминаться на триггере, но триггер занят значением функции f> . функция f должна запоминаться на триггере для того, чтобы можно было, вычислив в пятом также функцию

X Х„. X(q в шестом такте вычислить функцию

f ° . и довести процесс вычисления до конца ь + ь

Таким образом, этот многофункциональный модуль не позволяет вычислить булевые функции с числом коньюнкций, содержащих свыше пяти аргументов, больше двух. Это распространенный класс функций, используемых при составлении логических программ и моделировании процессов. Сложность модуля проявляется в большом числе настроек его логического устройства (до 44). Это усложняет структуру модуля, процессы его программирования и управления. Перечисленные недостатки .затрудняют использование. модуля в универсальных микропроцессорных устройствах.

Цель изобретения — упрощение модуля и расширение функциональных возможностей путем расширения класса реализуемых функций от произвольного числа переменных.

Указанная цель достигается тем, что программируемый многофункциональный логический модуль, содержащий первый коммутатор, управляющие входы которого соединены с управляющей шиной, а информационные входы с информационными входами модуля, дешифратор, входы которого соединены с управляющей шиной модуля, первый триггер выход которого соединен с первым дополнительным информационным входом первого коммутатора, содержит три элемента И-НЕ, второй, третий; четвертый и пятый триггеры, второй коммутатор, выход которого, являющийся выходом модуля, соединен с динамическими входами первого, второго и третьего триггеров, счетный вход каждого из которых соединен с одним из трех выходов дешифратора,входы которого подключены к управляющей шине модуля,а вход дешифрации соединен со входфм синхронизации модуля,с которым соединены также первые входы трех элементов. И-НЕ, второй вход первого элемента И-ЙЕ соединен с прямым выходом первого коммутатора, второй вход второго элемента И-НЕ соединен с инверсным выходом первого коммутатора, второй и третий дополнительные ,информационные входы которого соеди0 иены с выходами второго и третьего триггера,- второй вход третьего элемента И-НЕ соединен с управляющей шиной модуля, а выход — с входами сброса четвертого и пятого триггеров, установочные входы которых соединены соответственно с выходами перного и второго элементов И-НЕ, а нулевые и единичные выходы — с информационными входами втооого коммутатора. Управляющие входы которого соединены с управляющей шиной модуля.

Йа фиг. 1 представлена структурная

1О схема модуля, на фиг.2 — такты рабочего цикла; на фиг. 3 — коды управляющей команды. и

Модуль содержит информационные входы 1, коммутатор 2, вход синхро15 низации модуля 3, элементы И-НЕ 4-6, триггеры 7 и 8 коммутатор 9, дешифратор 10, триггеры 11-13, выход модуля 14, управляющую шину 15.

Рабочий цикл модуля состоит из

Я двух тактов (фиг.2а и б), сдвинутых друг относительно друга на половину периода цикла. В первом такте коды управляющей команды (фиг.3) поступают на управляющую шину 15 и Кодготавливают элементы модуля к вычислению. Во втором такте происходит процесс вычисления, запись результата в один из триггеров 11-13 и подготовка модуля к новому вычислению.

В модуле имеется .четыре настройки

Зо на логические функции И, И-НЕ, ИЛИ, ИЛИ-НЕ от любого числа аргументов. При реализации каждой из перечисленных функций устройство работает следующим образом. В соответствии с состоянием разрядов ходов в управляющей шине 15, определяющих выбор входных переменных, происходит коммутация с помощью коммутатора 2 аргументов данной функции. С выходов

40 коммутатора 2 прямые и инверсные значения аргументов последовательно поступают на вторые входы элементов

И-. НЕ 4 и И-НЕ 5, где логически умно-. жаются с сигналом синхронизации вычисления (фиг. 2б), поступающим со входа синхронизации модуля 3. При наличии в последовательности значения аргументов, поступающих с прямого выхода коммутатора 2,хотя бы

О одной единицы, на выходе элемента, И-НЕ 4 вырабатывается отрицательный импульс, взводящий триггер 7 в единицу. На его прямом выходе реализуется операция ИЛИ, на инверсном—

ИЛИ-НЕ. При наличии в последователь ности значений аргументов хотя бы одного нуля на инверсном выходе коммутатора 2 появляется единица и на выходе элемента И-НЕ 5 вырабатывается отрицательный импульс, взвоg) дящий триггер 8 в единицу. На его прямом выходе реализуется операция

И-НЕ, на инверсном И. В соответствии с состоянием разрядов хода операции в управляющей шине 15, определяющих д вид реализуемой функции, происходит

851399 коммутация выходных сигналов, поступающих с выходов триггеров 7 и 8 на входы коммутатора 9, результата текущей операции. При настройке схемы модуля к сЛедующему вычислению на второй вход элемента И-НЕ 6 поступает служебный код, разрешающий сброс триггеров 7 и 8 в, ноль.

Результат вычисления функции проходит с выхода коммутатора 9 на выход 14 модуля. При необходимости реализаций функций, состоящих из мно- 10 ,жества основных функций И, И-НЕ, ИЛИ, ИЛИ-НЕ .от любого числа переменных, процесс определения значения функции разделяется на несколько этапов, в каждом из которых происходит вычис- 15 ление промежуточных значений, как это описано выше.Вид промежуточной функции и ее связь со входными переменными или другими промежуточными результатами определяется кодом в 2О шине 15 управления. Значения промежуточных функций при " необходимости запоминаются на триггерах 11-13, которые тактируются сигналами с выходов дешифратора 10, управляемого служебным кодом выбора триггера, поступающего с управляющей шины 15 и сигналов со входа синхронизации модуля 3.

Результаты промежуточных вычислений с выходов триггеров 11-13 посту- Зо пают на соответствующие входы коммутатора 2 в качестве аргументов для вычисления последующего промежуточного результата или окончательного значения функции. 35

В качестве примера рассмотрим, процесс вычисления логическим модулем функции

Е к;.мя х мц м м (к ° х х ))х.х к, х 4g

$5

f f5 f4 ° являющаяся искомой.

На первом этапе вычисляется функ-. ция х„° х ° x>- Х4 ° х ° х

Значение функции f„ запоминается на триггере 11, на втором этапе вычисляется функция

fó Х + Х8 + х9 ее значение запоминается на триггере 12; на третьем этапе вычисляется функция

+ ее значение функции 6; запоминаеТся на триггере 13, етвертому этапу соответствует функция

Ъ 6 7 8 ее значение запоминается на триггере 11; на пятом этапе вычисляет ся функция

Предлагаемый программируемый многофункциональный логический модуль выгодно отличается от известных, так как обеспечивает возможность реализации булевых функций любого вида от любого числа аргумента, а также значительно проще в программировании и управлении ввиду использования только четырех основных логических операций, что позволяет применять его в универсальных процессорных устройствах широкого назначения для математических вычислений, контроля и управления сложными процессами.

Формула изобретения

Программируемый многофункциональный логический модуль, содержащий первый коммутатор, управляющие входы которого соединены с управляющей шиной, а информационные входы — с информационными входами модуля, дешифратор, входы которого соединены с управляющей шиной модуля, первый триггер, выход которого соединен с первым дополнительным информационным входом первого коммутатора, о т л ич а ю шийся тем, что, с целью упрощения модуля и расширения класса реализуемых функций от произвольного числа аргументов, он содержит три элемента И-НЕ, второй, третий, четвертый и пятый триггеры, второй коммутатор, выход которого, являющийся выходом модуля, соединен с динамическими входами первого, второго и третьего триггеров, счетный вход каждого из которых соединен с одним из трех выходов дешифратора, входы которого подключены к управляющей шине модуля, а вход, дешифрации соединен со входом синхронизации модуля, с которым соединены также первые входы трех элементов И-НЕ, второй вход первого элемента И-НЕ соединен с прямым выходом первого коммутатора, второй вход второго элемента

3-НЕ соединен с инверсным выходом первого коммутатора, второй и третий дополнительные информационные входы которого соединены с выходами второго и третьего триггера, второй вход третьего элемента И-НЕ соединен с управляющей шиной модуля, а выход— с входами сброса четвертого и пятого . триггеров, установочные входы которых соединены соответственно с выходами первого и второго элементов И-НЕ, а нулевые и единичные выходы — с информационными входами второго коммутатора, управляющие входы которого соединены с управляющей шиной модуляi

Источники. инФормации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 433476, кл. G 06 Р. 7/00, 1972.

2. Авторское свидетельство СССР, В 691845, кл. G 06 F 7/00, 1977 (прототип).

851399

7yxmZ

Составитель В. Еайданов

Техред Н., Келушак КорректорВ. Синицкая, Редактор Н. Безродная

Заказ 6360/69, Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Ралская наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4