Импульсно-временной дискриминатор

 

Соеэ Советсни»

Социапистически»

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<1 11851761 (6l ) Дополнительное к авт. свид-ву(22) Заявлено 15.. 10. 79 (21) 2831466/ (8-21 с присоединением заявки J%— (23) Приоритет—

Опубликовано 30.07.81 Бюллетень Ле 28

Дата опубликования описания 30.07.81 (51)M. Кл.

Н 03 К 5/26

9Ъаударстееннм1 камнтет

СССР ао девам «зебретен«й и втнрыт«« (53) УДК 621.374.

° 387 (088.8) (72) Авторы изобретения

В.Ф,Мочалов, В.Я.Колесников и В.Л.Лысенк (7l) Заявитель (54) ИМПУЛЬСНО-ВРЕМЕННОЙ ДИСКРИМИНАТОР.Изобретение относится к радиоэлектронике и может бь!ть использовано в схемах стабилизации временного положения импульсов радиолокационных систем.

Известен импульсно-временной дискриминатор, содержащий два триггера .два элемента И-НЕ и два инвертора (1).

Существенным недостатком известного дискриминатора является то, что . при одновременном появлении импульсов иа обоих входах дискриминатора, на его выходных шинах появляются кратковременные ложные импульсы, длительность которых равна сумме времени опрокидывания триггеров и времени задержки логического элемента И-НЕ.

Следовательно, данный дискриминатор обладает низкой надежностью работы.

Наиболее близким техническим ре- î шением к предлагаемому является импульсно-временной дискриминатор, содержащий два триггера с раздельными входами, четыре инвертора и четыре

2 логических элемента И-НЕ, причем нулевой выход первого триггера подключен к входу третьего инвертора, а нулевой выход второго триггера подключен к входу четвертого инвертора (2).

Однако данный дискриминатор содержит большое количество оборудования (схем И-HE ) и, кроме того, с приходом второго импульса на второй. выходной шине формируется кратковременный ложный сигнал, длительность которого определяется временем опрокидывания триггеров. Следовательно, это устройство имеет низкую надежность работы.

Цель изобретения — повышение надежности работы.

Поставленная цель достигается тем, что в импульсно-временной дискриминатор, содержащий два триггера с раздельными входами, четыре инвертора и первый трехвходовой логический элемент

И-НЕ, причем нулевой выход первого триггера подключен к входу третьего

8517

В исходном состоянии импульсы на

35 входных шинах 1 и 2 отсутствуют (равны логическому нулю ). В этом случае на выходах инверторов 3-6 и логических элементов И-НЕ 10,11,13, 14 — логическая единица, а на выхо40 дах логических элементов И-НЕ 9, 12— логический нуль. С приходом входного импульса на шину 1 на выходе инвертора 5 появляется сигнал равный логическому нулю, который устанавливает на выходе логического элемента

И-HE 12 логическую единицу, которая поступает на вход логического элемента И-НЕ 13, на выходе которого появляется сигнал равный логическому нулю, поступающий на выходную шину 15.

С появлением входного импульса на входной шине 2 на выходе инвертора 3 появляется сигнал равный логическому нулю, который одновременно устанавливает логическую единицу на выходах логических элементов И-НЕ, 9,13, т.е. .прекращается формирование сигнала на выходной шине 15. При этом изменения

3 инвертора, а нулевой выход второго триггера подключен ко входу четвертого инвертара, введен второй трехвходовой логический элемент И-НЕ, к входам которого подключены нулевой выход

5 первого триггера и выходы второго и четвертого инверторов, а к входам первого трехвходового логического элемента И-НЕ подключены нулевой выход второго триггера и выходы перво- 10 го и третьего инверторов, причем первая входная шина подключена к единичному входу первого триггера и к входу второго инвертора, выход которого соединен с нулевым входом второго 15 триггера, а вторая входная шина подключена к единичному входу второго триггера и к входу первого инвертора, выход которого соединен с нулевым входом первого триггера.

На чертеже представлена принципиальная электрическая схема импульсно-временного дискриминатора.

Импульсно-временной дискриминатор содержит входные шины 1 и 2, инверто- 25 ры 3-6, триггеры 7 и 8, выполненные по паре перекрестно соединенных логических элементов И вЂ” НЕ соответственно

9,10 и 11, 12, логические элементы

И-НЕ 13 и 14 трехвходовые, выходные шины 15 и 16.

Импульсно-временной дискриминатор работает следующим образом.

61 4 сигнала на выходе логического элемента И-НЕ 14 не происходит, так хак сначала-он закрыт сигналом, равным логическому нулю, с выхода логического элемента И-НЕ 9, а затем — сигналом с выхода инвертора 6.

Аналогично в соответствующем порядке дискриминатор будет работать при подаче первого импульса на входную шину 2. Таким образом, на той или иной выходной шине 15 или 16 дискриминатора в конкретных ситуациях выделяется импульс, длительность которого определяется временным положением передних фронтов входных импульсов и не зависит от временного положения задних фронтов этих же импульсов. Последнее обеспечивается тем, что по окончании действия более короткого импульса на одной из входных шин 1 и

2 сигнал на нулевых выходах триггеров не .изменяется-и на выходных шинах

15 и 16 дискриминатора импульсы не появляются, поскольку логические элементы И-НЕ 13 и 14 заперты сигналами с выходов инверторов 4 и 6. После окончания действия обоих входных импульсов дискриминатор возвращается в исходное рабочее состояние, при этом на выходах 15 и 16 дискриминатора импульсы не появляются, так как сигналы, равные логическому нулю, с нулевых выходов триггеров поступают. раньше на входы логических элементов

И-НЕ 13 и 14, чем логические единицы с выходов инверторов 4 и 6.

При одновременном появлении импульсов на входных шинах 1 и 2 на выходных шинах 15 и 16 импульсы не появляются, поскольку логические элементы И-НЕ 13 и 14 закрыты сигналами, равными логическому нулю, с выходов инверторов 3 и 5. По окончании действия одного из входных импульсов работа дискриминатора аналогична вышеописанному.

Формула изобретения

Импульсно-временной дискриминатор, содержащий два триггера с раздельными входами, четыре инвертора и первый трехвходовой логический элемент И-НЕ, причем нулевой выход первого триггера подключен к входу третьего инвертора, а нулевой выход второго триггера подключен ко входу четвертого инвертора, 851761

Составитель В,Чижов.. редактор М.Ткач Техред Т.Маточка KoppeKTop H.швыдкая

Заказ 6389 87 Тирам 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.ужгород,ул.Проектная,4 отличающийся тем, что, с целью повышения надежности, в него введен второй трехвходовой логический элемент И-НЕ, к входам которого подключены нулевой выход первого триггера .и выходы второго и четвертого инверторов, а к входам первого трехвходового логического элемента И-НЕ подключены нулевой выход второго триггера и выходы первого и третьего инвер- 10 торов, причем первая входная шина подключена к единичному входу первого триггера и к входу второго инвертора, выход которого соединен с нулевым входом второго триггера, а вторая входная шина подключена к единичному входу второго триггера и к входу первого инвертора, выход которого

"оединен с нулевым входом первого триггера.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке В 2569960/I8-21, кл. Н 03 К 5/20, 18.01.78.

2.Авторское свидетельство СССР

У 484631, кл. Н 03 К 5/20, 07.0!.74.