Аналоговый интегратор

 

Союз Советскнх

Соцналнстнческнх

Реслублнк

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (»)855673 ф, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное н авт. свид-ву— (22) Заявлено 2611.79 (21) 2845722/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15,0881. Бюллетень № 30

Дата опубликования описания 15.0881 (51)М. Кл.з

G 06 G 7/18

Государственный комитет

СССР по делам изобретений и открытий (53} УДК 681. 335 (088. 8) !

A.Е.Волынский, С.А.Рачин и А.ф.Смирнов

Л t

l (72) Авторы изобретения (71) Заявитель (54 ) АНАЛОГОВЫЙ ИНТЕГРАТОР

Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых моделирующих устройствах,а также в электронных устройствах различного назначения.

Известны аналоговые интеграторы, содержащие входной масштабный резистор, электронный ключ и усилитель, инвертирующий вход которого через накопительный элемент (конденсатор) связан с выходом устройства (1) и Р 2).

Недостатком данных устройств является погрешность интегрирования, обусловленная остаточным сопротивлением ключа в замкнутом состоянии, это сопротивление не может быть учтено при калибровке, так как является нелинейной функцией входного тока интегратора и температуры.

Наиболее близким по технической сущности к предлагаемому является аналоговый интегратор, в котором температурная составляющая данной погрешности частично устранена вспомогательной входной цепью отвода тока, содержащей транзистор, характеристика которого идентична характеристике ключа на входе интегратора, за счет этого удается снизить влияние изменений сопротивления ключа от изменений. темцературы и, следовательно, уменьшить погрешность интегрирования (31.

Одн ко через ключевой и компенсирующий .транзисторы протекают разные токи, то вследствие неидентичности их характеристик компенсация возможна лишь в узком температурном диапазоне, В данном устройстве не устраняется другая составляющая погрешности, обусловленная зависимостью сопротивления ключа от входного сигнала интегратора.

Цель изобретения — повышение точности интегрирования.

Поставленная цель достигается тем, что в аналоговый интегратор, содержащий операционный усилитель, накопительный элемент, масштабный резистор и ключ, причем инвертирующий вход операционного усилителя через последовательно включенные масштабный резистор н ключ связан со входом аналогового интегратора, а выход операционного усилителя соединен с выходом аналогового интегратора и первым выводом накопительного элемента, дополнительно введены два ключа, причем второй вывод наколительного элемента через первый дополнительный ключ связан с инвертируюшим

855673 г

= - — 1

RC 0 входом операционного усилителя, а через второй дополнительный ключ с общим выводом основного ключа и масштабного резистора, а входы управления основного и второго дополнительного ключей объединены и подключены к первому управляющему входу аналогового интегратора.

Кроме того, аналоговый интегратор содержит третий дополнительный ключ, причем общий вывод основного ключа и масштабного резистора через третий дополнительный ключ связан с шиной нулевого потенциала, а выходы упРавления первого и третьего дополнительных ключей объединены и подключены к второму управляющему входу аналогового интегратора.

На фиг. 1 дана структурная схема предлагаемого устройства, на фиг.2 вариант выполнения устройства, отличающийся большей точностью в режиме съема и хранения информации.

Аналоговый интегратор содержит операционный усилитель 1,-накопительный элемент 2, масштабный резистор 3, ключ 4, первый и второй дополнительные ключи 5 и 6 соответственно, третий дополнительный ключ 7 (фиг. 2).

Аналоговый интегратор работает сл дующим образом.

В режиме интегрирования входного напряжения Е (t) замыкаются ключи

4 и 6, а ключ 5 размыкается. При этом вследствие того, что падение напряжения на ключе 4 ничтожно мало (обусловлено только малым входным током усилителя 1). потенциалы общих выводов резисторов 3 и ключей 4 и 6 и инвертирующего входа усилителя практически равны и близки к нулю.

Поэтому ток через масштабный резистор и накопительный элемент 2 Д(.)=

=E(t)P, где R — сопротивление резистора 3 не зависит от сопротивлений ключей и определяется лишь входным напряжением, при этом напряжение на выходе усилителя 1 при нулевых начальных условиях U = - г 3 (t ) + u (t ) где г — сопротивление ключа 6 в

6 открытом состоянии, а 0с(t)

--"- (3 (t)dt, где U — напряжение на элементе 2, С вЂ” его емкость. В ре жиме съема и хранения информации состояния ключей меняются на против оположные (ключи 4 и 6 размыкаются, 3 а ключ 5 замыкается), резистор отключается от инвертирующего входа усилителя 1 и элемента 2, а отрицательная обратная связь замыкается через открытый ключ 5. При этом поскольку падение напряжения на ключе

5 ничтожно мало (обусловлено только малым входным током усилителя 1 то выходное напряжение аналогового интегратора

u = u (т) Е (t) dt где Т вЂ” длительность интервала интегрирования, определяется напряжением на накопительном элементе 2 и не зависит от остаточных сопротивлений ключей.

В аналоговом интеграторе (фиг. 2) в режиме съема и хранения информации ключ 7 замыкается и потенциал общих выводов масштабного резистора 3 и ключей 4 и 6 оказывается близким к нулевому, но так как потенциал входа усилителя 1 также близок к нулю, а падение напряжения на ключе 5 ничтожно мало (обусловлено только входным током усилителя 1), то устраняется паразитный ток утечки из входной цепи интегратора через разомкнутые ключи

4 и 6, и, следовательно, повышается точность аналогового интегратора.

Таким образом, предлагаемое устройство позволяет повысить точность

20 интегрирования аналоговых сигналов, по сравнению .с известными.

Формула изобретения

1. Аналоговый интегратор, содержащий операционный усилитель, накопительный элемент, масштабный резистор, ключ, причем инвертирующий вход операционного усилителя через последовательно включенные ключ и масштабный резистор связан со входом аналогового интегратора, а выход операционного усилителя соединен с выходом аналогового интегратора и первым выводом накопительного элемента, о т л и ч аю шийся тем, что, с целью повышения точности интегрирования, в него дополнительно введены два ключа, причем второй вывод накопительного элемента через первый дополнительный ключ связан с инвертирующим входом операционного усилителя, а через вто40 рой дополнительный ключ — с общим выводом основного ключа и масштабного резистора, а входы управления основного и второго дополнительного ключей объединены и подключены к первому управляющему входу аналогового интегратора.

2. Интегратор по п.1, о т л и ч а ю шийся тем, что он содержит третий дополнительный ключ,при50 чем общий вывод основного ключа и масштабного резистора через третий дополнительный ключ связан с шиной нулевого потенциала, а выходы управления первого и третьего дополнительных ключей объединены и подключены к второму управляющему входу аналого- . вого интегратора.

Источники информации, принятые во внимание при экспертизе

1. Шило В.П. Линейные интегральные

Щ схемы в радиоэлектронной аппаратуре.

M., 1974, с. 261.

2. Заявка Японии М 52-13702, кл. 97(8) В 2, опублик. 1977. .3. Заявка Японии 9 48-42011, Я кл.97(8)С 1,опублик.1973(прототип).

855673

Составитель С. Белан

Техред С. Мигуйова Корректор В. Синицкая

Редактор Н. Минко

Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4

Заказ 6916/70 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5