Устройство задержки импульсов

 

()856000

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

l

» с 1 1, г г (6l ) Дополнительное к авт. свищ-ву (22) Заявлено 01. 11. 79 (2l ) 2834425/18-21 (Ы>М. Кл. с присоединением заявки РЙ

Н 03 К 17/28

9теудерстеекеыН кеиктет

СССР (23) Приоритет

«е делен кзевретеинк и открыт««

Опубликовано 15 08 81. Бюллетень Рй 30

Дата опубликования описания 15.08 8 1 (53) УДК 621 ° 318. .562 (088.8) l0. Ф. Бондаренко (72) Автор изобретения (54) УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ

Изобретение относится к автоматике и импульсной технике и может быть использовано в аппаратуре различного назначения.

Известны устройства задержки высокой точности, у которых основным время5 задающим устройством является последовательно включенные высокостабипьный генератор импульсов и счетчик (1$.

Однако такие устройства отличаются

lO повышенной сложностью и требуют для реализации большого числа различного оборудов ания.

Известно также устройство выдержки времени, содержащее входной ключевой каскад, выполненный по схеме составного эмиттерного повторителя на двух р-и-р- транзисторах, коллекторы которых через реэистсры подсоединены к отридат льному полюсу источника питания, выходной пороговый каскад на р-и-р -транзисторе, включенном по схеме с общим эмиттером, к базе которого подсоединена 1С-цепь, общая точка соединения

2 резистора и конденсатора которой подсое. динена через полупроводниковый диод, включенный в прямой полярности для тока заряда времязадающего конденсатора, к коллектору выходного транзистора эмит терного повторителя, между коллектором и эмиттером входного транзистора которого подключен конденсатор 2(.

Однако стабильность времени задержки такого устройства очень невелика, так как времеыа задержки на включение и выключение определяются различными

k С-ленями и порогами срабатывания транзисторов. Кроме того, в таком уст ройстве времена задержки сильно зависят от колебаний напряжения источников питания устройства и от других дестабилизирующих факторов.

Зачастую возникает необходимость в устройстве средней точности, которое отличалось бы достаточной простотой конструкции и повышенной стабильностью временных параметров, высоким рыстродействием и малой зависимостью основ85ÂÎÎÎ ных характеристик от ъг!ияния различных дестабилизирующих факторов.

Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство, содержащее триггер, установленный вход которого подключен к источнику запускающих импульсов, резистор и конденсатор времязадающей цепи, соединенные последовательно;. к точке соединения которых подключен одним входом компаратор, второй вход которого подкпючен к источнику порогового напряжения, при этом выход компаратора соединен со входом "броса триггера, инверсный выход которого через резистор подключен к базе разрядного тран."-,истора, коппекторно-эмиттерный переход котооого включен параплепьно конденсатору времязадающей цепи, причем резистор времязадающей цепи подключен к прямому выходу триг р> 3(Однако такое устройство может задерживать только узкие входные импупьсы и принципиально не может осуществлять задержку входных импульсов большой дпитепьности.

Пель изобретения — расширение функциональных возможностей устройстBQ.

Поставленная цепь .достигается тем, что в устройстве задержки, содержащем поспедоватепьно соединенные источник сигнала, времязадающую QC-цег!ь, параппепьно времяз. дающему конденсатору которой подключен разрядный ключ, и компаратор, другим входом подсоединенный к резистивному делителю напряжения, источник питания, введены второй резис— тивный делитель напряжения источника питания, ключевое устройство, элемент

И, формирователь импульса и одновибратор, при этом выход устройства подкпючен через последовательно соединенные формирователь короткого имп льса и одновибратор подключен к входу разрядного ключа и одновременно — — к одному из входов элемента И, другим входом г!одсоединенног0 к входу устройства, выход которого подключен к управпяющему входу ключевого устройства, одним полюсом подсоединенного к выходу времязадающей (С-цепи, а другим — через второй резистивный делитель напряжег!ия— к источнику питания, к которому подклкьчен источник сигнала.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2— эпюры напряжений, п ояс вгю!пие принцип р аботы устройства.

Устройство задержки импупьсов содержит ис точник 1 задерживаемых импульсов, времязадаюцгую РС-цепь 2, выход которой подключен, например, к непнвертирующему входу комп аратора 3, инвертирующим входом подсоединенный к резистивному делителю 4 напряжения.

Выход 5 компаратора 3, являющийся одновременно выходом устройства, и вход устройства подсоединены к входам элемента И 6, выход которого через последовательно соединенные формирователь

KopoTK oI o и.. пульс а и одновибр атор 8 подключен к входу разрядного ключа 9, подключенного парапг!епьно времяэадающему конденсатору РС--цепи 2, и одновременно — к входу управ!!ен!гя ключе— вого устройства 10, один папюс которого соедин ен с выходом в ремяз адающей

Q С-цепи 2, а другой — через резистивный дел!!то1!ь 1 1 на.!;л!>кон!!я к пололи тепьной шине источг!ина питания устройства +E, параллельно которому вкпючеи ны резист!.—.вные делитепи 4 H 11 напряжения, а также и источник задерживаемых импупьс ов.

Устройство задержки импульсов работа30 ет спедуюп!им образом.

При подаче на устройство напряжений питания на входе устройства и выходе 5 компаратора 3 устанавливаются нулевые уровни напряжения. При этом под воздействием низких уровней напряжений

35 на выходах эпемента h 6 и компаратора

J ключевое устройство 10 и разрядный ключ 9 разомкнуты и на работу устройства никакого впияния не оказывают.

Поп воздействием положительного входного импупьса амплитудой UI (фиг.2а), подлежащего задержке, времязадающий конденсатор С-цепи 2 начинает заряжаться по экспоненте, стремясь к уровню U, (фиг. 26). В дапьнейшем, когда н;!пряжение на времяэадаюшем конден. саторе достигает порогового уровня

U по! --- U Fg (фиг. 26), установпенного с помощью резистивног0 депитепя 4, логический нуль, действующий на выходе

50 5 компаратора 3, скачкообразно сменяотся лоГической единицей (фиг. 2 в).

Момент появления логической единицы на выходе 5 устройства цепляется моментом образования переднего фронта выходного импульса, задержанного относительно переднего фронта входного импульса на заданный врел!енной интервал

ЗОД

В этот же момент времени происхо дит смена низкого уровня напряжения на выходе элемента И 6 (фиг. 2 г) на высокий, который в дальнейшем поддерживается в течение времени действия

5 входного импульса. Под действием высокого уровня напряжения на выходе элемента И 6 замыкается ключевое устройство 10, создавая условия дня быстрого дозаряда времязадающего конденсатора

Р С-цепи 2 до уровня, задаваемого с помощью резистивного делителя 11 напряжения, и равного амплитуде U входного импульса. В дальнейшем конденсатор

R С-цепи 2 остается подсоединенным. к 15 источнику питания +E вплоть до момента пропадания входного импульса, поспе чего ключевое устройство размыкается, а времязадающий конденсатор, дозаряженный до уровня Од,, начинает разряжать- щ ся по экспоненте со скоростью, опредепяеемой постоянной времени времязадающей

Р С-цени 2. Через время зс1Д =RCPT напряжения на обоих входах компаратора

3 сравниваются и последний возвращается в исходное состояние, характеризуемое низким уровнем напряжения на его выходе 5. Под воздействием отрицательного перапада напряжения на выходе 5 устройства формирователь 7 короткого импульса вырабатывает импульс запуска одновибратора 8, который, в свою очередь, формирует положительный импульс„ под воздействием которого замыкается разрядный ключ 9, включен35 ный параллельно времязадающему конденсатору. После разряда времязадающего конденсатора через время 4 раз, цикл работы устройства заканчивается.

Максимальное время задержки, обеспечи4О ваемое таким устройством, равно длительности входного импульса.

Поскольку источник сигнала и оба резистивные делителя 4 и 11 напряжения запитаны от одного и того же ис45 точника +Еп, то временная задержка в таком устройстве мапо зависит от колебаний напряжения питания, так как при колебаниях напряжения источника питания практически в тех же пределах колеблются амплитуда входного импульса и уровня напряжения, задаваемые упомя000 6 нутыми резистивными делителя и 4 и

11 напряжения. Банное устройство отличается также малым временем восстановления, так как период следования входных импульсов определяется как

1 =t +49ap:,-tPae где+ Э- 1+ а*, В предлагаемом устройстве время задержки фронтов входного импульса можно регулировать, меняя коэффициенты передачи резистивных делителей 4 и

11, что расширяет его функциональные возможности. формул а изобретения

Устройство задержки импульсов, содержащее соединенные последовательно источник сигнала, времязадающую 1 Сцепь, параллельно конденсатору которой подключен разрядный ключ, и компара— тор, другим входом подсоединенный к резистивному делителю напряжения источника питания, о т л и ч B ю щ е е с я тем, что, с цепью расширения функциональных возможностей, в него введены второй резистивный делитель напряжения z".сточника питания, ключевое устройство, элемент И, формирователь короткого импульса и одновибратор, при этом выход ксмпаратора через соединенные последовательно формирователь короткого zn гпульса и одновибратор подключен к входу разрядного ключа и к одному из входов элемента И, другим входом подсоединенного к входу устройства, выход которого соединен с входом управпения кпючевого устро :. тва, одним полюсом соединенного с выходом времязадающей Q,С-цепи, а другим — co средней точкой второго резпстивного делителя питающего напряжен я источника питания, к которому подключен источник сигнала.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР 4 535727, кл, Н 03 К 5/13, 30.07.74.

2. Авторское свидетельство СССР

¹ 302562, кл. Н01 Н 47/18, 24.02.71.

3. Авторское свидетельство СССР № 632059, кп. Н 03 К 3/284, 11.05.77 (прототип ) .