Устройство для синтеза тестов
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ
Союз Советсннх
Соцналнстнчесннх
Реслублнк
G 06 11/00 с присоединением заявки ¹
Государственный комитет
СССР ио делам изобретений и открытий (23) Приоритет
Опубликовано 23.0881. Бюллетень -Ho 31
Дата опубликования описания 23.0881 (53) УДК 681.325 (088. 8) (72) Авторы изобретения
И.Е. Фролова, A.È. Овчаренко и Л.В. Дербунович
l (Харьковский ордена Ленина политехнический ийститут-,.
\ им. В.И. Ленина — l. (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНТЕЗА ТЕСТОВ
Изобретение относится к области автоматического контроля объектов вычислительной техники и гожет быть использовано для получения тестов одиночных константных неисправностей.
Известно устройство для синтеза тестов, содержащее блок управления, коммутаторы, инверторы, индикатор тестов. Принцип работы устройства заключается в наборе соответствующих переменных и обработке этой информации с помощью коммутаторов 11j.
Недостатком устройства является ограниченная область применения контроль бесповторных схем.
Наиболее близким по технической сущности к предлагаемому изо5ретению является устройство для синтеза тестов, содержащее первый и второй регистры, блок управления, первая группа выходов которого соединена с груп" пой управляющих входов блока оперативной памяти, вторая группа выходов с группои управляющих входов блока сопряжения, группа выходов которого подключена к группе входов блока индикации )2).
Недостатком устройства является его сложность, которая определяется сложностью объекта контроля.
Цель изобретения — упрощение устройства.
Указанная цель достигается тем, что устройство содержит анализатор термов, блок контроля покрытий и модификатор термов, группа управляющих входов которого подключена к третьей группе выходов блока управления, пер1О вая группа информационных входов к первои группе выходов первого регистра, вторая группа информационных входов — к первой группе выходов второго регистра, третий информационный вход модификатора термов подключен к
15 первому выходу блока контроля покрытий, первая группа выходов — к группе информационных входов блока оперативной памяти, вторая группа выходов модификатора термов подключена2О к первой группе входов блока управления, вторая группа входов и третья группа выходов которого соединены с второй группой выходов и первой группой входов блока контроля покрытий соответственно вторая блока контроля покрытий подключена к второй группе выходов второго регистра., первой группой входов соединенного а группой входов первого реЗО гистра и группой выходов блока опера857998
4$
S0
SS
40 тивной памяти, второй группой входовс группой выходов анализатора термов, первая группа входов которого подключена к третьей группе входов блока контроля покрытий и второй группе выходов первого регистра, третья группа выходов которого подключена к группе информационных входов блока сопряжения, вторая группа входов ана:лизатора термов соединена с четвертой группой выходов блока управления.
Хроме того, анализатор термов содержит группу элементов ИЛИ, группы элементов И -и И-НЕ, первый регистр, группа выходов которого подключена к первым входам элементов И группы,выходы элементов ИЛИ группы соединены соответственно с вторыми входами элементов И группы, третьи входы которых и.группа входов .первого регистра являются второй группой входов анализатора, первая группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-HE группы, вторые входы которых подключены к выходам элементов И группы, а выходы являются группой выходов анализатора.
Блок контроля покрытий содержит перзый и второй регистры, первую и вторую группы элементов И, группу сумматоров по модулю два, дешифратор, сумматор, элемент ИЛИ и элемент И, первая группа входов блока соединена с управляющими входами элементов И первой и второй группы и группы сумматоров по модулю два, второго регистра и сумматора, вторая группа входов блока контроля покрытий - с sxoдами первого регистра, третья группа входов — с входами второго регистра, первые выходы первого регистра соединены с первыми входами элементов И первой группы и пе,выми входами сумматоров по модулю два группы, вторые выходы — с первыми входами элементов И второй группы и вторыми входами сумматоров по модулю два группы, третьи и четвертые входы которых подключены к выходам элементов
И первой и второй групп и входам сумматора соответственно, выходы сумматора через дешифратор подключены к входам элемента И, выходы сумматоров по модулю два группы подключены к соответствующим входам элемента ИЛИ, выходы второго регистра соединены соответственно с вторыми входами элементов И первой и второй групп.
ПричеМ модификатор термов содержит первый и второй регис ры, первую, вторую и третью группы элементов И, элемент ИЛИ, группу элементов ИЛИ, элемент задержки, первую и вторую группы инверторов, группа инверсных выходов первого регистра соединена с первыми входами элементов И первой группы, вторыми входами подключенной к группе выходов второго регистра,выходами - к первым входам элементов И второй группы и входам элемента ИЛИ, выход которого через элемент задержки подключен к первым входам элементов И третьей группы, вторые входы которых соответственно соединены с единичными выходами первого регистра, а выходы — с первой и второй группой выходов модификатора, первая группа информационных входов которого подключена к выходам второй группы элементов И и входами первой группы элементов ИЛИ, выходы которых соединены с первыми входами первого регистра непосредственно и через первую группу инверторов — с вторыми входами первого регистра, вторая группа информационных входов модификатора подключена через вторую группу инверто ров к вторым входам второй группы элементов И.
На фиг. 1 представлена блок-схема устройства; на фиг. 2, 3 и 4 — схемы анализатора термов, блока контроля покрытий и модификатора термов соответственно.
Устройство содержит блок 1 оперативной памяти, первый 2 и второи 3 регистры, анализатор 4 термов, блок
5 управления, модификатор б термов, блок 7 сопряжения, блок 8 индикации, блок 9 контроля покрытий (фиг. 1).
Анализатор термов включает группу элементов ИЛИ 10, группу элементов
И 11 и И-HE 12, первыи регистр 13 (фиг. 2).
Блок контроля покрытий содержит первый 14 и второй 15 регистры, пер" вую 16 и вторую 17 группы элементов
И, группу сумматоров 18 по модулю два, сумматор 19, дешифратор 20,элементы ИЛИ 21 и И 22 (фнг. 3).
Модификатор термов содержит первый
23 и второй 24 регистры, первую 25, вторую 26 и третью 27 группы элементов И, элемент ИЛИ 28, группу элементов ИЛИ 29, элемент 30 задержки, первую 31 и вторую 32 группы инверторов (фиг. 4).
Устройство работает следующим образом.
В блок 1 вводится информация об объекте контроля в виде ДНФ. По сигналу "Пуск", подаваемому в блок 5, последний разрешает считывание иэ блока 1 первого терма в регистр 2.Далее командой блока 5 разрешается работа блока 4, функцией которого является определение наличия в очередном терме исследуемой переменной (предположим Х ) и инвертирование ее.
Пусть переменная Ху кодированная
1,0 (инверсная переменная 0,1) пос тупает на один из элементов ИЛИ группы 10, в то же время с блока 4 поступает стробирующий сигнал на соответствующий элемент И группы 11, куда так же приходит разрешение от блока
5. В случае наличия переменной на
857998 выходе элемента И группы 11 возникает выходной единичный сигнал, который поступает одновременно на два элемента И-НЕ группы 12 для инвертирования найденной переменной. Если в первом терме переменная Х :имеется, нз блока
4 этот терм с инвертированной пере= менной Xgпереписывается s регистр 3.
Если же переменная к в первом терме отсутствует, то выход ым сигналом блока 4 разрешается формирование сигнала блока 5, который подает сигнал на считывание из блока 1 следующего терма.
Следующей командой блока 5 разре-, шается работа блока 9, функцией которого является определение покрытия, терма, находящегося в регистре 2, термом, находящимся в регистре 3.
Из регистра 2 терм приходит на регистр 15 сдвига и одновременно терм приходит из регистра 3 на регистр 14. Щ
Каждая переменная двумя выходами с регистров поступает на группы элементов И 16 и 17.
Сюда же приходит сигнал от блока
5, который поступает.так же на группу сумматоров.18 по модулю два,где происходит сравнение выходных сигналов группы 16 и 17 с сигналами с выхода регистра 14. Если значение на выходе сумматора равно "0", можно утверждать, что терм регистра 14 покрывает терм регистра 15.Если же значение на выходе сумматора равно "1", из блока управления поступает сигнал на регистр 15 и происходит его сдвиг влево на один разряд. Дальше по разрешающему сигналу от блока 5 управления, поступающему на элемент И группы 17 и на сумматор 19. происходит сравнение переменных регистра 15 с переменными регистра 14 и засылка ре- 40 зультата сравнения в сумматор 19.3атем по сигналу из блока 5, поступающему на регистр 15, происхоДит сдвиг содержимого регистра на два разряда.
По следующему сигналу от блока 5, поступающему на сумматор 19, происходит сравнение терка регистра 14 со сдвинутым термом регистра 15 и сложение с содержимыми сумматора 19. Если после этого цикла содержимое сумма- зО тора 19 не равно "0", можно утверждать, что терм регистра 14 не покрывает тари регистра 16. Если иа выходе элемента И 22 единица, необходимо перейти к модификации термов. . Поясним все три варианта конкретиыми примерами.
Вариант поМрытияг в регистре 3 терм А1Х2ХЗ, в регистр 2 - терм х1) 2)О... Х., т.е. в терке регистра 2 содержатся все переменные терка реги- 4О стра 3.
Вариант неиокрытияг в регистре 3терм X1X2X3, s регистре 2 - терм
X1X2&... Xy т.е. в термах содержатся вэаимоинверсная переменная .Х1; щ
Вариант модификации: в регистре
3 — терм Х1Х2ХЗ, в регистре 2 " терм
Х1ХЗ ° .. X„ т.е. в терме регистра 2 отсутствует одна или несколько переменных, находящихся в терке регистра 3.
Работа устройства для кажцого из трех указанных вариантов.
Если терм регистра 2 покрывается термом регистра 3, сигналом блока 5 из блока 1 в регистр 2 считывается следующий терм, который подвергается анализу на наличие исследуемой переменной, и, если она в этом терме присутствует, сигналом бг:ока 15 из блока
1 на регистр 3 вновь считывается
Первый терм. Этот терм анализируется на наличие исследуемой переменной в блоке 4. Если исследуемая переменная при эт им терме присутствует,она инвертируется, и терм с инвертированной переменной вновь поступает на регистр 3. Далее терм регистров 2 и 3, как указывалось, вновь поступает з блок 9.
Если имеет место Вариант непокрытия, сигналом блока 5 в регистр 3 из блока 1 считывается следующий терм.
Далее этот терм анализируется на наличие исследуемой переменной и т.д.
В случае необходимости модификации устройство работает следующим образом.
Из блока 9 в блок б подается сигнал на разрешение модификации. Терм, который нужно модифицировать, поступает из регистра 2 на элементы ИЛИ группы
29. Иодифицирующий терм поступает иэ регистра 3 на инверторы группы 32.
В случае отсутствия переменной в терме, поступающем из регистра 2 и наличии этой же переменной в терме, приходящем нз регистра 3, ла выходе элемента И группы 25 образуется счгнал, управляющий элементом ИЛИ 29, выходной сигнал которого через элемент 30 поступает »а группу элементов И 27. Кроме того, этот сигнал поступает на входы элементов И группы 26, куда приходят сигналы . выхода инверторов 32, определяющие наличие переменных в терме регистра 3. В случае совпадения сигналов с элементов И группы 26, сигнал поступает на входы элементов группы 29 и снимается с выходов регистра 23 и в случае совпадения на выходе элементов И группы 27, образуется на выходе блока
6 промодифицированный терм, который заносится в блок 1. Процесс модификации заключается в добавлении к терку регистра 2 недостающих переменных иэ терма регистра 3 в инвертированном виде. Причем эа один такт модификации добавляется только одна инвертированная переменная. Промодифицированный терм затем записывается вблок 1. Информация о количестве промодифицированных термом переносится
857998 из блока 6 в блок 5. По окончании модификации первый из промодифицированных термов из блока 1 считывается в регистр 2. При этом в регистр 3 считывается терм, следующий за модифицирующим. После этого терм регистра 3 анализируется на наличие исследуемой переменной, н случае наличия переменная иннертируется, и вновь определя,ется покрытие терма регистра 2 термом регистра 3.
Работа с лромодифицированными термами заканчивается по сигналу блока
5, свидетельствующему о том, что все промодифицированные термы исследованы, после чего из блока 1 в регистр
2 считывается следующий терм.
По окончании анализа последнего термы, считываемого из оегистра 3 по последней модификации, из блока 15 подается сигнал на блок 7 и терм,записанный н регистре 2, являющийся 20 тестом, выводится из устройства на индикатор 8.
Аналогичным образом синтезируются тесты и по всем другим переменным.
В результате на индикатор последовательно но времени выводятся тесты.
Предлагаемое устройство существенно 1роще в технической реализации,чем известное, так как представляет собой один специализированный процессор с одним запоминающим устройством. Это обусловливает и более высокую надежность работы.
Формула изобретения, 1. Устройство для синтеза тестов, содержащее первый и второй регистры, блок управления, первая группа выходов которого соединена с группой 40 управляющих входов блока леративной памяти, вторая группа выходов — с группой управляющих входов блока солряжения, группа выходов которого подключена к группе входов блока ин- д5 дикации, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит анализатор термов, блок контроля покрытий и модификатор термов, группа управляющих входов которого подключена к третьей группе выходов блока управления,первая группа информационных входов к первой группе выходов первого регистра, вторая группа информационных входов — к первой группе выходов второго регистра, третий информационный вход модификатора термов подключен к первому выходу блока контроля покрытий, первая группа выходов — к группе информационных входов блока 40 оперативной памяти, вторая группа выходов модификатора термов подключена к первой группе нходов блока управления, вторая группа входов и третья группа выходов которого соеди- ф5 иены с второй группой выходов и первой группой входов блока контроля покрытий соответственно, вторая группа входов блока контроля покрытиЯ подключена к второй группе выходов второго регистра, первой группой нходон соединенного с группой входов первого регистра и группой выходов блока оперативной памяти, второй группой входов — с группой выходов анализатора термов, первая группа входов которого подключена к третьей группе входов блока контроля покрытий и второй группе выходов первого регистра, третья группа выходон которого подключена к группе информационных входов блока сопряжения, вторая группа входов анализатора термов соединена с четвертой группой выходов блока управления.
2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что анализатор термов содержит группу элементов
ИЛИ, группы элементов И и И-НЕ, первый регистр, группа выходов которого аодключена х первым входам элементов
И группы,выходы элементов ИЛИ группы соединены соответственно с вторыми входами элементов И группы, третьи входы которых и группа входов первого регистра являются второй группой входов анализатора, первая группа входов которого подключена к входам элементов ИЛИ группы и к первым входам элементов И-НЕ группы, вторые входы которых подключены к выходам элементов И группы, а выходы являются группой ныходов анализатора.
3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок контроля покрытий содержит первый и второй регистры, первую и вторую группы элементов И, группу сумматоров по модулю дна, дешифратор, сумматор, элемент ИЛИ и элемент И, первая группа входов блока соединена с управляющими входами элементов И первой и второй группы и группы сумматоров по модулю дна, второго регистра и сумматора, вторая группа входов блока контроля покрытий - c входами первого регистра, третья группа входов — с входами второго регистра, первые выходы первого регистра соединены с первыми входами элементов И первой груп- . пы и первыми входами сумматоров ло модулю два группы, вторые выходы— с первыми входами элементов И второй группы и вторыми входами сумматоров ло модулю два группы, третьи и четвертые входы которых подключены к выходам элементов И первой и второй групп и входам сумматора соответственно, выходы сумматора через дешифратор подключены к входам элемента
И, выходы сумматоров rio модулю дна группы подключены к соответствующим входам элементов ИЛИ,выходы второго регистра соединены соответственно
857998 с вторыми входами элементов И первой и второй групп.
4. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что модификатор термов содержит. первый и второй регистры, первую, вторую и третью группы элементов И, элемент ИЛИ, группу элементов ИЛИ, элемент задержки, первую и вторую группы инверторов, группа инэерсных выходов первого регистра соединена с первыми входами элементов И первой группы, вторыми входами подключенной к группе выходов второго регистра, выходами к первым входам элементов И второй группы и входам элемента ИЛИ, выход которого через элемент задержки подключен к первым входам элементов И третьей группы, вторые входы которых соответственно соединены с единичными выходами первого регистра, а выходы - с первой и второй группой выходов модификатора, первая группа ин" формационных входов которого подключена к выходам второй группы элементов И и входам первой группы элементов ИЛИ, выходы которых соединены с первыми входами первого регистра не" посредственно и через первую группу инзерторов — с вторыми входами первого регистра, вторая Группа информа о ционных вхоцов модификатора подключена через вторую группу инверторов к вторым входам второй группы элементов И.
Источники инфорь.ацин, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
9 570897, кл. G Об F 11/00, 1976.
2. Авторское свидетельство СССР
9 52418", кл. 6 06 F 11/00, 1976 (прототип).
857998
Составитель И. Алексеев
Редактор П. Ортутай Техред N. Рейвес Корректор С. tgoMcLK
Заказ 7246/80 Тираж 745 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, X- 35, Раушская наб., д. 4/5 г
Филиал ППП Патент, r. Ужгород, ул. Проектная, 4
