Комбинационный матричный сумматор

 

Союз Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТРРСКРМУ СВИДЕТЕЛЬСТВУ

<1860068 (61) Дополнительное к авт. свид-ву (22) Заявлено 090879 (21) 2813947/18-24 с присоединением заявки Мо (23) ПриоритетОпубликовано 30.08,81. Бюллетень Йо 32

Дата опубликования описания 30.0881 (5ЦМ. К,.

G 06 F 7/56

Государственный комитет

СССР оо делам изо4ретеннй и открытий (53) УДК 681. 325. .56 (088. 8) В.В.Чавчанидэе, О.A ..Элизбарашвили, Н.С.Месропова и С.A,Èåòðåâåëè (72) Авторы изобретения (71) Заявитель

Институт кибернетики AH Грузинской ССР (54) КОМБИНАЦИОННЫЙ МАТРИЧНЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть использовано в оптикоэлектронных системах параллельной (картинной ) обработки информации для выполнения арифметических и логических операций над двумя массивами двоичных позиционных чисел, записанных на двух числовых картинах в виде матриц.

Известны матричные сумматоры для выполнения арифметических и логических операций.

Одно из известных устройств содержйт световоды, плоскопараллельный инвертирующий преобразователь, источники света и дешифратор, выполненный на световодах $1).

Другое известное устройство содержит входные и дополнительные 20 управляемые тран спаранты, выполненные в виде матрицы элементов ИЛИ-НЕ, выходной управляющий транспарант, выполненный в виде матрицы элементов

ИЛИ, и блок сдвига, входы которого связаны с выходом одного из дополнительных управляемых транспарантов, а выходы блока сдвига связаны с вхОдами одного иэ входных транспа. рантов (2 ). 30

Недостатки указанных устройствувеличение времени выполнения арифметических операций над массивами чисел или количества необходимого оборудования. Некоторые из этих устройств не позволяют также эффективно использовать все информационное поле матрицы. Устройства без цепей переноса, расчетнные на выполнение арифметических операций над числами, записанными в специальных непоэиционных.или избыточных системах счисления (СОК, знако-разрядное представление и др.), требуют перевода массива чисел иэ обычной позиционной в специальные системы счисления. Это также ведет к снижению общей производительности системы, Наиболее близок к предлагаемому изобретению комбинационный оптикоэлектронный матричный сумматор, построенный на логических матричных элементах НЕ и ИЛИ и ИЛИ-НЕ, которые выполнены на оптически управляеьых транспарантах в виде матриц элементов

НЕ и ИЛИ и ИЛИ-НЕ. Двумерный оптический сигнал, несущий информацию массива чисел поразрядно в виде подматриц сигналов, подается последовательно на две входйые матричные

86006 8 шины, разряд за разрядом, начиная с младшего. На третью входную матричную шину подается двумерный оптический сигнал подматрицы переноса, вырабатываемый в предыдущем такте (3).

Недостаток этого сумматора - низкая производительность из-за малого быстродействия, а также его сложность.

Цель изобретения - увеличение быстродействия и упрощение сумматора.

Поставленная цель достигается тем, что в комбинационный матричный сумматор, содержащий матричные блоки элементов НЕ и ИЛИ и ИЛИ-НЕ, первые и вторые входы первого матричного блока элементов ИЛИ-НЕ связаны с соответствующим входами сумматора и входами соответственно первого и второго матричных блоков элементов НЕ, выходы которых связаны с первым и вторым входами второго матричного блока элемента ИЛИ-НЕ, введен матричный блок сдвига, причем выход первого матричного блока элементов ИЛИ-НЕ связан с первым выходом первого матричного блока элементов ИЛИ, выход второго матричного блока элементов

ИЛИ-НЕ связан с вторым входом первого матричного блока элементов ИЛИ и с первым входом третьего матричного блока элементов ИЛИ-НЕ, второй выход которого связан с выходом матричного блока сдвига, выход которого связан с первыми входами четвертого и пятого матричных блоков элементов ИЛИ-НЕ, выход первого матричного блока элементов ИЛИ связан с первым входом шестого матричного блока элементов

ИЛИ-НЕ и с вторым входом четвертого матричного блока элементов ИЛИ-НЕ, выход которого является выходом переноса сумматора и связан с вторым взводом третьего матричного блока элементов ИЛИ-НЕ и вторыми входами пятого и шестого матричных блоков элементов ИЛИ-НЕ, выходы которых связаны с соотнетствующими входами второго матричного блока элементов

ИЛИ, выход которого является выходом суммы сумматора.

На чертеже приведена принципиальная схема предлагаемого комбинационного матричного сумматора.

Сумматор содержит матричные нходы

1 и 2, первый 3 и второй 4 матричные блоки элементов НЕ, первый 5 и второй

6 матричные блоки элементов ИЛИ-НЕ и первый 7 матричный блок элементов

ИЛИ, образующие первый матричный блок равнозначностИ 8, третий матрич ный блок элементов ИЛЙ-НЕ 9, матричный блок 10 сдвига и четвертый матричный блок 11 элементов ИЛИ-НЕ, образующие матричный блок 12 переноса, пятый 13 и шестой 14 матричные блоки элементов ИЛИ-НЕ и второй 15 матричный блок элементов ИЛИ, образующие второй матричный блок 16 равнозначн сти, выход которого является ньтходом суммы сумматора 17.

На чертеже цифрой 18 обозначен выход переноса сумматора.

Для реализации оптикоэлектронной картинной обработки информации матричные блоки элементов НЕ и ИЛИ и ИЛИ-HE могут быть, в частности, выполнены на активных оптически управляемых транспарантах.

Массивы чисел в числовых картинах а,(„) и jb „, которые являются входной информацией сумматора, представлены в поцизионной двоичной системе счисления в дополнительном или обратном коде таким образом, что для

15 каждого числа для записи отводится одна строка в матрице, т.е. общее количество строк в матрице (числовой картине) определяет общее количество чисел в массиве чисел.

Щ Устройство работает следующим образом.

Дне числовые картины, соответствующие двум массивам чисел, в виде матрицы сигналов подаются на матрич25 ные входы 1 и 2 сумматора и на матричные блоки 3 и 4 элементов НЕ. Первый матричный блок 8 равнозначности при помощи первого 5 и второго 6 матричных блоков элементон ИЛИ-НЕ, матЗО ричного блока 7 элементов ИЛИ вырабатывает две матрицы выходных сигналов, первая из которых 1Е; снимается с вшхода матричного блока 7 элементов

ИЛИ, а вторая (P„ ) — с выхода второго матриЧного блока б элементов

ИЛИ-НЕ. 2„ ) (аj V b„ K ) Y (a1 K Q K ) ) а . Ь„,< ч а „ Ь. „) Р„, )- 1(а„ чb,.) =„ а„к . Ь, .

Матрицы сигналов 2„„)и Р к 3 поступают сост нет ст вен но н а входы четнертого 11 и третьего 9 матричных" блоков элементов ИЛИ-НЕ параллельного (сквозного) формирования матрицы переноса н блоке 12,н результате происходит управление выработкой матрицы сигналов переноса. Матричный блок 10 сдвига сдвигает матрицы сигналов ) Р„к)

Q Р;„Зинвертируется третьим матричным блоком 9 элементов ИЛИ-HE на один разряд в сторону старшего разряда, т.е. происходит сдвиг картины на один столбец влено,если каждое число запи55 сано на одной строке. Матрица сигналов Z<„), поданная на один вход четвертого матричного блока 11 элементов

" ИЛИ-НЕ, управляет прохождением, сигналов переноса в старшие разряды

Щ с помощью цепи обратной связи с выхода четвертого матричного блока 11 элементов ИЛИ-НЕ на второй вход третьего матричного блока 9 элементов ИЛИ-НЕ.и далее на вход матричного блока 10 сдвига. Матрица переноса

86006 8 (C „ формируется в соответствии с вы-. ражением

Д„) )Р,-,,„ч(Р„.„„ч 2„.„, ) Ч ...

V(Pn,v- V 2n а,к Zn-uФ ° -VZ>+g <)

Матрицы сигналов Р ) н С„;, ) поступают иа входы второго матричного блока 16 равнозначности, на матричных выходах 17 которого формируется окончательная матрица сумми

9;,1.!К» 73,."".)1" 1 ) ;.1

- Р,» 4к > 4к. С;к °

Матрица суммы снимается с выхода

17 сумматора только после формирования матрицы переноса (;„) на выходе f$ матричного блока 10 сдвига, если число столбцов в числовой картине (матрице) равно суммарному времени одно- го срабатывания третьего 9 н четвертого 11 матричных блоков элементов

ИЛИ-\И. формула изобретения

Комбинационный матричный сумма» тор, содержащий матричные блоки элементов НБ и ИЛИ н ИЛИ-НЕ, первый и второй входы первого матричного блока элементов ИЛИ-НЕ связаны с соответствующими входами сумматора и входавы соответственно первого и второ- ЗО го матричных блоков элементов НЕ, выходы которых связаны с первым и вторым входами второго матричного блока элементов ИЛИ-НЕ, о т л и ч а юшийся тем, что, с целью увеличе-,35 ния быстродействия и упрощения сумматора, в него введен матричный блок сдвига, причем выход первого матричного блока элементов ИЛИ-НЕ связан с первым выходом первого матричного блока элементов ИЛИ, выход второго матричного блока элементов ИЛИ-HE связан с вторым входом первого матричного блока элементов NN и с первым входом третьего матричного блока элементов ИЛИ-НЕ, второй выход ко торого связан с выходом матричного блока сдвига, выход которого связан с первыми входами четвертого и пятого матричных блоков элементов ИЛИ-НЕ, выход первого матричного блока элементов ИЛИ связан с первым входом шестого матричного блока элементов

ИЛИ-НЕ и с вторым входом четвертого матричного блока элементов ИЛИ-НЕ, выход которого является выходом переноса сумматора и связан с вторым входом третьего матричного блока элементов ИЛИ-НЕ и вторыми входами пятого и шестого матричных блоков элементов ИЛИ-НЕ, выходы которых связаны с входами второго матричного блока элементов ИЛИ, выход которого является выходом суммы сумматора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 590739 i кл, G 06 F 7/56 с 1976 ° .2. Авторское свидетельство СССР по заявке 62687554/18-24, кл. 6 06 F 7/56, 1978.

3. Свидзинский К.К. Элементная база оптических ЦВМ. - "Электронная проииаленность", 1973, 9 4, с. 61, рис. 6 (прототип) .

860068

Составитель Ю. Козлов

Техред Т.Маточка

Корректор М. Шарсеа

Редактор Н. Бушаева

Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4

Заказ 7549/32 Тираж 745 Подпи си ое

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5