Аналоговое запоминающее устройство

 

А. М, Аминев, Ю. И. Ковалев и А. Л.Тимофеев

f ( (72) Авторы изобретения (73 ) Заявитель Уфимский авиационный институт им. Орджоникидзе (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных аналого-цифровых измерительных систе-, .мах для исследования параметров быст-. ропротекающих процессов, Известно аналоговое запоминающее устройство (ЗУ), содержащее два накопительных элемента, например конденсатора, согласующий усилитель, блок управления и блок заряда jig

Недостатком данного устройства является ограниченная область применения, так как использование его в многоканальных аналоговых ЗУ связано с большими аппаратурными затратами.

Наиболее близким по технической сущности является аналоговое запоминающее устройство, содержащее ячейки памяти, каждая из которых содержит элемент заряда, элемент считывания и накопительный элемент, например конденсатор, одна из обкладок которого подключена к шине нулевого потенциала, другая — к элементу заряда и к входу .элемента считывания, управляющий генератор, вход которого является выходом устройства, генератор фонового тока, переключатель тока, один из входов которого подключен к выходу генератора.-. фонового тока, другие — к выходам та» . ктового генератора, и выходной накопительный элемент, например конденсатор, одна из обкладок которого подключена к шике нулевого потенциала, другая — к выходу переключате.ля тока и к входу выходного согласующего элемента(2).

13

Сигналы, поступающие на вход многоканального аналогового запоминав .щего устройства во многих случаях содержат медленномейяющуюся паразит".

20 ную составляющую (фон), на которую накладываются полезные сигналы. При этом величина фоновой составляющей может превышать полезный сигнал в несколько раз. Существенным явля873279

55 ется также то, что величина этой составляющей не одинакова в различ-.. ных каналах. Поэтому получаемое на выходе устройства амплитудное распределение входных сигналов содержит помеху, пропорциональную неоднородности фоновой составляющей по каналам. Для повьппения помехоустойчивости устройства необходимо устранить медленно меняющуюся составляющую сигнала. Известным способом решения этой задачи является использование разделительного конденсатора. Однако введение разделительного конденсатора в многоканальное аналоговое- запоминающее устройство не представляется возможным. Это объясняется сйедующим.

В данном устройстве датчиками входных сигналов являются генераторы тока, имеющие высокое выходное сопротивление (1О Ом и выше),.например, фотоумножители, фотодиоды, трансформаторы тока и т.д. Поэтому при введении на входе устройства разделительного конденсатора необхадимо включить параллельно выходу датчика. достаточно малое сопротивле",. ние — порядка 10 Ом- для обеспечения

3 режима работы датчика по постоянному току. Это превращает датчик в источник напряжения и приводит к резкому повышению инерционности входной цепи устройства, так как при заряде накопительного конденсатора от генератора тока скорость заряда определяется только величиной выходного тока датчика, а при заряде от генератора напряжения — постоянной времени (Й,1+ и )С, где й„- входное сопротивление"..генератора напряжения;

Й - входное сопротивление устройст2 ва; С - емкость накопительного конденсатора. Повышение инерционности входной цепи устрбйства приводит в свою очередь к появлению эффекта недозаряда накопительного конденсатора и увеличению погрешности преобразования сигналов. Таким образом данное техническое решение не может обеспечить устранение медленно меняющейся паразитной составляющей сигнала при сохранении высокой точности работы устройства.

Целью изобретения является повьппение помехоустойчивости аналогового запоминающего устройства. ъ

Поставленная цель достигается тем, что в аналоговое запоминающее

4 устройство, содержащее накопитель, первые входы ячеек памяти которого соединены со входами устройства, вторые входы ячеек памяти накопителя подключены к первому выходу первого генератора управляющих сигналов, re" нератор тактовых сигналов, выходы которого соединены с одними из входов переключателя тока, другой вход переключателя тока подсоединен к выходу re". нератора фонового тока, первый выход переключателя тока соединен с шиной нулевого потенциала и с накопительным элементом, йапример, с о ной из обкладок конденсатора, другая обкладка которого подключена ко второму выходу переключателя тока и ко входу согласующего элемента,, выход согласующего элемента соединен с выходом уст ройства, шину синхронизации, соединенную со входом первого генератора управляющих сигналов, введены регистр сдвига, второй генератор управляющих сигналов, элемент ИЛИ и вычитающий блок, входы которого соединены с выходами ячеек памяти накопителя, выход вычитающего блока подключен к другой обкладке конденсатора, третьи входы ячеек памяти накопителя соединены с выходом элемента ИЛИ, четвертые входы ячеек памяти накопителя подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входы элемента ИЛИ подключены ко второму выходу первого генератора управляющих сигналов и к первому выходу второго генератора управляющих сигналов, второй вход которого подключен к пятым входам ячеек памяти накопите40 ля, вход второго генератора управляющих сигналов соединен с шиной синхронизации, а также тем, что каждая ячейка памяти накопителя содержит первый и второй накопительные эле45 менты например конд са оры зл менты заряда и элементы считывания, выходы которых соединены с выходами ячейки памяти, первые входы элементов считывания подключены к первому входу ячейки памяти, вторые входы элементов считывания соединены с первыми обкладками соответствующих конденсатсров, .вторые обкладки которых соединены с шиной нулевого потенциала, входы элементов заряда подключены соответственно ко второму, .третьему, четвертому и пятому входам ячейки памяти, выход первого элеменrpe3III(„ — выходной ток; „ — импульс полезного сигнала;

Ц„„ " паразитная составлякнцая.

Накопительный элемент — конденсатор 6 заряжается до напряжения

5 та заряда соединен с шиной нулевого Управля и ген потенциала, выходы второго и т еть" правляющий генератор 2 отличаетего элементов заряда подключены к второго и треть- ся от генератора 1 только н аличием вым обкладкам соответствующи чены к пер- внутренней задержки на в х кон- этом че е время Т, поденсаторов. у р з время Т после срабатываНа чертеже представлена ф нк

5 HHR генератора 1 т е ° после окононалъная схема предпожен, . ато 2 ункци чания импульса нолезн ного уст-, не ато 2 зного сигнала, ге-, - ройства.. .ратор 2 выдает аналогичные параУстройство соде ржит генераторы уп- транзисто фазные сигналы, повторно закрывающие равляющнх сигналов I и 2 стор элемента заряда 8 и открытактовых сигналов 3 на алов и, генератор 10 вающие элементы за ряда 9, Накопительные элементы 6 ячейки памяти 5. накопителя 4 ты 6 заряжаются в течение накопителя 4, пер- времени Т токо 3 . =7 ° о вый и второй накопительные элемеи- жения

Вх„ = и„ дo напРЯты, например конденсаторы 6 и 7

Э

U т.— ° ) элементы заряда 8-10, элементы счи2! . 21 тывания 11 и 12, накопительный элегде мент, например конденсатор .13, ре(<) =( 11,! SXr 114 (На гистр сдвига 14, согласующий элемент Хранзисто ы э

15, генератор фонового тока 16, эле+ ранзисторы элементов считывания мент ИЛИ 17

11 и 12 заперты в течение времени навычитающий бпок 18 пере- копления и хранения информации. Реключатель тока 19, шину синхрони -— ла 21. вательной подачей .отпирающнх импуль-.

Устройство работает следующим об- т анз сов .от регистра сдвига 14 н на базы раз ом. о — транзисторов элементов считывания

ll и 12 с частотой, опредеЛяемо

В исходном состоянии транзисторы частотой генератора 3. р д яемой элементов заряда 9 и IO закрыты, а транзисторы элементов заряда 8 откЗаряды ц и и . нако

3 g, и ., копленные в .. рыты. При поступлении на вход генераячейках памяти 5 попа но пе р реносят-. торов 1 и 2 сигнала синхронизации ся с помощью элементов счи итывания генератор I вырабатывает парафазные

2 и 11 на входы блока 18. П . Последсигналы, которые через элемент ИЛИ 17 ний производит опе а ию в р ц вычитания закрывают транзисторы элементов зазарядов, в результате кото ой хо б р с выхода лоха !8 в накопительный элеряда 8 и открывают транзисторы элементов заряда 10. На входы ячеек мент 13 поступает разностный за ный заряд пемятн 5 одновременно поступают и тв 11 "11" 1Я 5 р(т(((фя((т(н(!рай(цйЫ анализируемых сигналов, содержащих

Т Т полезные сигналы с медленноменяющейся паразитной составляющей.

5 с1((нт т „) содержащий информацию только о по1. лезном сигнале Р „без паразитной составляющей jq1 С накопительного элемента 13 через согласующий элемент 15 сигнал поступает на выход устройства. Поддержание готовности накопительных элементов 6 и 7 осуществляется предварительным счн-.

U ..= -=—

1 тыванием накопившихся в них пара11 С. %11 ) . 1 зитных зарядов перед приходом ана50 лизируемых сигналов. Поддержание же. готовности выходного накопительъ ного элемента 13 достигается непре рывным прохождением через него фононакопленный в конденсаторе 6. заряд; вого заряда от генератора фонового

Т— . тока 10 через переключатель 19. — время, в течение которого 55

Введение в устройство блоков позтранзистор элемента заряда 10

Ф воляющих проводить двухкратное наоткрыт, равное длительности копление входных сигналов и затем импульса полезного сигнала. вычитание медленно меняющейся пара7

87 зитной составляющей повышает помехоустойчивость аналогового запоминающего устройства и позволяет испольэовать его для обработки однократных сигналов наносекундного диапазона в условиях, когда неоднородная

Ito icaHanaM фоновая составляющая превышает информационный сигнал в де сятки раз. формула изобретения

1. Аналоговое запоминающее устройство, содержащее накопитель, перЮ . вые входы ячеек памяти которого соединены с входами устройства, вторые входы ячеек памяти накопителя подключены к первому выходу первого генера-. тора управляющих сигналов, генератор тактовых сигналов, выходы которого соединены с одними из входов переключателя тока, другой вход переключате ля.тока подсоединен к выходу генера— тора фонового тока; первый выход переключателя тока соединен с шиной ну.левого йотенциала и с накопительным элементом, например, с одной из обкладок конденсатора, другая обкладка которого подключена ко второму выхо; ду переключателя тока и ко входу согласующего элемента, выход согласую1 щего элемента соединен с выходом устройства, шину синхронизации, соединенную со входом первого генератора управляющих сигналов, о т л и ч а— ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены регистр сдвига, второй генератор управляющих сигналов, элемент ИЛИ и вычитающий блок, входы которого соединены с выходами ячеек памяти накопителя, выход вычитающего блока подключен . к другой обкладке конденсатора, третьи входы ячеек памяти накопителя соединены с выходом

3279

8 элемента ИЛИ, четвертые входы ячеек памяти накопителя подключены к выходам регистра сдвига, вход которого соединен с одним из выходов генератора тактовых сигналов, входы элемента ИЛИ подключены к второму выходу первого генератора управляющих сигналов и к первому вы" ходу второго генератора управляющих

lg сигналов, второй выход которого подключен к пятым входам ячеек памяти накопителя,. вход второго генерато.". ра управляющих сигналов соединен с шиной синхронизации.

2. Устройство по .и. l о т л и— ч а ю щ е е с я тем, что каждая ячейка памяти накопителя содержит первый и второй накопительные элементы; например, конденсаторы, элементы заряда и элементы считывания, выходы которых соединены с выхо-", дами ячейки памяти, первые входы элементов считывания подключены к. первому входу ячейки памяти; вторые входы элементов считывания соединены с первыми обкладками соответствующих конденсаторов, вторые обкладки . которых соединены с шиной нулевого потенциала, входы элементов заряда подключены соответственно к второ— му, третьему, четвертому и пятому входам ячейки памяти, выход первого элемента заряда соединен с шиной нулевого потенциала, выходы второго и третьего. элементов заряда подклю35 чены к первым обкладкам соответствующих конденсаторов.

Источники инфорамции, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 562867, кл. G ll С 27/00, 1977.

2. Авторское свидетельство ГССР йо заявке Ф 2699727/18-24, 45 кл. G ll С 27/00, 1978(прототип).

873279

Составитель А. Воронин

Техред А.Савка Корректор У. Пономарешо.

Редактор Е. Дорошенко

Филиал ППП "Патент", r. Ужгород, ул. Проектйая, 4

Заказ 9055/77 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35, Рау пская наб., д. 4/5