Устройство для определения максимального из т двоичных чисел

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТВЛЬСТВУ

<«««875376 (61) Дополнительное к авт. сеид-ву (22) Заявлено 150280 (21) 2886601/18-24 с присоединением заявки Йо (51)М. Кл.

G F 7/04

Государственный комитет

СССР по делам нзобретеннй н открытий (23) Приоритет

Опубликова«1о 23.1031, бюллетень 89 39 (53). УДК б 81. 3 25. 5 (088.8) Дата опубликования описания 2 3.1 081

И. П. Дробязко, В. И. Корнейчук, В. Н. Сороко, В. П. Тарасенко и Ю.А.Черная (72) Авторы изобретения

«

«

»

Киевский ордена Ленина политехнфчес«е«Щ институт им. 50-летия Великой Октябрьской Социатщстической: революции (71) Заявитель

1 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МАКСИМАЛЬНОГО

ИЗ а ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к автомати- ке и вычислительной технике и может

/ быть использовано в цифровых вычислительных машинах.

Известно устройство для выделения экстремального из nm разрядных двоичных чисел, содержащее nm входовых элементов ИЛИ, nm раз рядных регистров, m трехвходовых элементов И и одного m входового элемента ИЛИ на каждое из двоичных чисел. Прямые выходы регистров поразрядно соединены с входами и входовых элементов

ИЛИ Г1).

Недостатком этого устройства явля- 15 ется сложность.

Наиболее близким по технической сущности к предлагаемому является устройство для сравнения mn разрядных чисел, состоящие из элементов 2О

ИЛИ, и» блоков сравнения, mn блоков последовательного опроса и блока индикации (21.

Недостатком известного устройства является сложность.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в устройстве для определе» ния максимального из двоичных чисел, Зо содержащем m групп элементов И,,m групп элементов памяти, п« групп элементов ИЛИ, многовходовые элементы

ИЛИ, управляющие элементы И, регистр результата, элементы задержки, причем вход управления началом работы устройства соединен с первым входом первого управляющего элемента И и со входом первого элемента задержки, выход каждого i ãî элемента задержки, где «=1,2,...,(n-1), и - количество разрядов сравниваемых чисел подключен к первому входу (i+1)-ro управляющего элемента И и ко входу (t+1)-ro элемента задержки, выход (n-1)-ro элемента задержки соединен с выходной шиной .устройства, выход каждого j-ro управляющего элемента И, где j=1,2,.. °,n подключен к информационному входу )-го разряда регистра результата, инверсный выход каждого первого элемента паМяти К-ой группы, где К 1,2,...,«п соединен с первым входом первого элемента И К-ой группы, выход каждого из которых подключен ко входу установки в нулевое состояние второго элемента памяти К-ой группы и к первому входу первого элемента ИЛИ К-ой группы, выход каждого P-го элемента ИЛИ каждой

875376

30

3S

60 бф

К-ой группы, где Р=1,2,...,(n-2) соединен с первым входом (Р+1) элемента ИЛИ К-ой группы, выход каждого

1-ro элемента памяти К-ой группы, где 1=2,3,...(n-1) подключен к первому входу 1-го элемента И К-ой группы, выход которого подключен ко второму входу (1-1)-го элемента ИЛИ

К-ой группы, прямой выход каждого

i-го элемента памяти К-ой группы соединен с К-ым входом 1-ro многовходового элемента ИЛИ, выход каждого из которых подключен ко второму входу

i-ro управляющего элемента И, вы" ход каждого i-ro управляющего элемента И соединен со вторыми входами

1-ых элементов И всех групп.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит m групп эле-

М 1 1 1 ментов И 1„, 1,,...,1,„,1„, 1 ментов ИЛЙ 2 1, 2„,. .,2„,, 2, 2 l

2„<. ° ° °,2, 2,...,2ng, m групп элементов памяти 3„, 3,,...,3, 3,, 1 1

1 m

31,. ° .,3, °,3,, 3,...,3, многовходовые элементы ИЛИ 4„, 4,...,4, управляющие э eMeHTbl И 51, 51 ° . ° 5и элементы задержки б„., б 1, б„ „ вход управления 7 началом работы, выходные шины 8 устройства,. регистр

9 результата.

Устройство работает следующим образом.

Перед началом работы регистр 9 результата сбрасывается в нулевое состояние, так же как и все элементы

3 памяти перед приемом чисел. В элементы 3 памяти заносится mn-разрядных чисел и в устройство поступает импульс начала операции по входу 7, который разрешает прохождение сигнала через управляющий элемент И 5 в первый старший разряд, к первому входу которого подключен многовходовой элемент ИЛИ 4, связанный с прямыми выходами элементов 3 памяти одноименных разрядов всех чисел. Если хотя бы в одном элементе памяти записана единИца, то сигнал через элемент ИЛИ 4 и элемент И 5 поступает в регистр 9 результата и залисывает в него единицу в этом разряде, а также на вторые входы элементов И 1 данного разряда. Если в i-ом (i--1,...

m) числе данный разряд равен нулю, то с инверсного выхода i-го элемента

3 памяти данного разряда снимается разрешающий потенциал, открывающий элемент И 1 и на все элементы 3 памяти младших разрядов -го числа через элементы ИЛИ 2 поступает сигнал, сбрасывающий их в нулевое состояние.

Такнм образом, данное число исключается из процесса поиска. Сигнал управляющего элемента И 5 поступает на очередной элемент б задержки, обеспечивающий задержку сигнала на время переключения одного разряда элементов 3 памяти. Сигнал с него поступает на элемент И 5 следующего младшего разряда только после срабаты вания элемента 3 памяти всех немаксимальных чисел, найденных в i-ом такте. Таким образом, сохранившиеся числа опрашиваются на наличие единицы в следующем младшем разряде. Если ни одно число в данном разряде * е содержит единицы, то стирание информации не происходит, так. как с элемента ИЛИ 4 не снимается разрешающий сигнал и все числа сохраняются.

Устройство для выделения максимального числа из m двоичных чисел повторяет описанные операции и раз. В результате формируется конец операции на выходной шине 8 последовательно включенных (и-1) элементов б задержки, а в регистре 9 результата содержится максимальное число из записанных в элементы 3 памяти. Запись максимального числа происходит поразрядно, начиная со старших разрядов.

Таким образом, предлагаемое уст— ройство позволяет упростить структуру за счет сокращения количества логических элементов, используемых в устройстве.

Формула изобретения

Устройство для определения. максимального из m двоичных чисел, содержащее m групп элементов И, m групп элементов памяти, m групп элементов

ИЛИ, многовходовые элементы ИЛИ, управляющие элементы И, регистр результата, элементы задержки, причем вход управления началом работы устройства соединен с первым. входом первого управляющего элемента И и со входом первого элемента задержки, выход каждого i-ro элемента, задержки, где i"-1,2,...,(n-1), n — количество разрядов сравниваемых чисел подключен к первому входу (+1)-ro управляющего элемента И и ко входу (i+1)-ro элемента задержки, выход (n-1)-го элемента задержки соединен с выходной шиной устройства, выход каждого j-ro управляющего элемента И, где j=1,2,...,n подключен к информационному входу j-ro разряда регистра результата, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, в нем инверсный выход каждого первого элемента памяти К-ой группы, где К=1,2,...,а соединен с первым входом первого элемента И К-ой группы, выход каждого из которых подклю чен ко входу установки в нулевое состояние второго элемента памяти

К-ой группы и к первому входу первого элемента ИЛИ К-ой группы,.выход каждого P-ro элемента ИЛИ каждой К-ой группы, где Р=1,2,...,(n-2) соединен с первым входом (Р+1) эле875376

Составитель В.Белкин

Техред С.Мигунова Корректор С.Щомак

Редактор Г.Волкова

Заказ 9335/74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 мента ИЛИ К-оА группы, инверсный выход каждого l-го элемента памяти

K-ой группы, где 1=2,3,...,(п-1) подключен к первому входу l --ro элемента И К-ой группы, выход которого подключен ко второму входу (1-1)-го элемента ИЛИ К-ой группы, прямой выход каждого i-го элемента памяти.

К-ой группы соединен с К-ым входом

1-го многовходового элемента ИЛИ, . выход каждого из которых подключен ко второму входу i-го управляющего элемента И, выход каждого i-ro управ ляющего элемента И соединен со вторыми входами i-ых Элементов И всех групп.

Источники информации, принятые во внимание при экспертизе 1 ° Авторское свидетельство СССР

9514291, кл. G 06 F 7/02, 06 ° 07 ° 76 °

2. Авторское свидетельство СССР

9526878, кл. G 06 F 7/50, 20.10.76 (прототип).