Триггер на взаимодополняющих мдп-транзисторах

 

Союз Советскик

Социалистическия

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 290280 (21) 2886490/18-21 (51) М. с присоединением заявки ¹ (23) Приоритет—

Н 03 К 3/286

Государственный коинтет

С С С P по даи нoйрннй н открытнй

Опубликовано 231081. Бюллетень Н9 39

Дата опубликования описания 231 Q81 (53) УД (621. 374 (088.8) (72) Авторы изобретения

В.И.Золотаревский и В.M.Håêðàñoâ (71) Заявитель (54) ТРИГ ЕР НА ВЗАИМОДОПОЛНЯЮЩИХ

МДП-ТРАНЗИСТОРАХ

Изобретение относится к автомати- ке и вычислительной технике и пред,назначено для построения многовходовых тактируемых RC-триггеров 0-тригГ

5 геров и параллельных регистров, обеспечивающих при входных однополярных управляющих сигналах формирование двухполярных выходных напряжений.

Известны триггеры на взаимодоп6лняюших МДП-транзисторах, имеющие два противофавных выхода, которые управляются одним или двумя противофазными управляющими тактовыми сигналами 513 .

Недостаток этих устройств заключается в том, что на их выходах не- 1S возможно получить двуполярных напряжений.

Известен также триггер на взаимодополняющих МДП-транзисторах, содержащий первый и второй двухвходовые 20 логические элементы И-НЕ, каждый из которых состоит из двух пар транзисторов противоположного типа. проводимости, затворы которых образуют, соответственно, первый и второй входы логических элементов И-HE,ïåðâûé вход первого логического элемента

И-НЕ подключен к выходу второго логического элемента И-НЕ, а первый вход второго логического элемента 30

И-НЕ к выходу первого логического элемента И-НЕ j2> .

Недостаток известного триггера заключается в том, что он также не обеспечивает формирования на противофазных выходах двуполярных выходных напряжений при однополярных входных информационных сигналах.

Цель изобретения — расширение функциональных воэможностей, заключающихся в обеспечении формирования двуполярных выходных напряжений, при однополярных входных информационных сигналах.

Поставленная цель достигается тем, что в триггере на взаимодополняющих

МДП-транзисторах, содержащем два двухвходовых логических элемента И-НЕ с перекрестными связями между выходами и первыми входами и шины прямого и инверсного тактовых сигналов в каждый логический элемент И-НЕ введены четыре дополнительных р-канальных транзистора, причем первый и второй дополнительные р-канальные транзис.торы включены между плюсовой шиной питания и, соответственно, вторым входом и истоком р-канального транзистора элемента И-НЕ, затвор которого подключен к первому вхолу элемента, 875596 затворы первого и второго дополнительных р-канальных транзисторов подключены к шине инверсных тактовых сигналов, третий дополнительныйР-канальный транзистор включен между вторым входом элемента И-НЕ и соответствующей входной шиной триггера, а его затвор под. ключен к шине прямых тактовых сигналов четвертый дополнительный р-канальный транзистор включен между минусовой шиной питания и первым входом элемента И-НЕ, а его затвор подключен ко второму входу элемента И-HE.

На чертеже представлена электрическая принципиальная схема предлагаемого триггера с индуцированными каналами.

Триггер содержит первый и второй двухвходовые логические элементы 1 и 2 И-НЕ, каждый из которых состоит из первой пары транзисторов 3 и 4 и второй пары транзисторов 5 и б.

Затворы транзисторов каждой пары являются, соответственно, первым и вторым входом элемента. Транзисторы 3 и

5 с каналом и-типа включены последовательно между выходом элемента и минусовой шиной 7, а р-канальный транзистор б включен между выходом элемента и плюсовой шиной 8. Первые входы элементов 1 и 2 перекрестно подключены к их выходам. Первые и вторые дополнительные р-канальные транзисторы 9 и. 10 включены между шиной

8, и соответственно, вторым входом . элементов 1 и 2 и истоком транзисторов 4, затворы транзисторов 9 и 10 подключены к шине 11 инверсных тактовых сигналов. Третьи дополнительные р-канальные транзисторы 12 включены между вторым входом элементов

1 и 2 и соответствующей входной шиной 13 и 14 триггера, и их затворы подключены к шине 15 прямых тактовых сигналов.

Четвертые дополнительные р-канальные транзисторы 16 включены между шиной 7 и первым входом элементов 1 и .2 а их затворы подключены соответственно, ко второму входу элементов 1 и 2.

Устройство работает следующим образом.

На входные шины 13 и 14 при записи информации поступают противофазные управляющие сигналы с уровнем логического нуля, соответствующем нулевому уровню напряжения и,уровнем логической единицы, соответствующем уровню, близкому к уровню напряжения питания положительной полярности.

На шины 15 и 11 поступают .противофазные двуполярные сигналы с уровнями, близкими по величине напряжениям питания положительной и отрицательной полярности.

В режиме хранения информации на шину 10 поступает отрицательное.напряжение, а на шину 15 поступает напряжение положительной полярности. При этом транзисторы 10 открыты и обеспечивают поступление напряжения положительной полярности на р-.канальный транзистор 4 первой пары транзисторов у логических элементов И-НЕ 1 и 2.

Третьи дополнительные транзисторы 12 отключают вторые входы логических элементов 1 и 2 И-HE (затворы транзисторов 5 и 6) от шин 13 и 14. Дополнительные транзисторы 9 открыты и обеспечивают поступление напряжения положительной полярности на вторые входы логических элементов 1-2, что в свою очередь обеспечивает поддержание р-канальных транзисторов б и 16 в закрытом .состоянии, а и-канальных транзисторов 5 в открытом состоянии у обоих логических элементов 1 и 2 И-НЕ.

Таким образом, в режиме хранения триггер с перекрестными связями образуется транзисторами 3 — 5 и первого и второго логических элементов 1 и

2 И-HE и дополнительными транзисторами 10. В режиме записи информации на лину инверсного тактового сигнала

11 поступает положительное напряжение, а на шину 15 прямого тактового сигнала поступает напряжение отрицательной полярности.

При этом дополнительные транзис30 торы 10 закрываются и отключают истоки Р -канальных транзисторов 4 от шины 8 питания напряжения положительной полярности. Дополнительные транзисторы 9 также закрываются. Третьи

35 дополнительные транзисторы 12 открываются и подключают вторые входы логических элементов 1 и 2 И-HK к соот. — . ветствующим входным шинам 13 и 14. В логическом элементе И-НЕ на второй

gp вход которого поступает сигнал с нулевым уровнем напряжения Р-канальный транзистор 6 открывается, а и-канальный транзистор 5 увеличивает свое сопротивление. Подключенный к этому

4 второму входу затвором четвеРтый дополнительный транзистор 16 при исходном положительном напряжении на истоке открывается и обеспечивает дополнительный ток, ускоряющий формирование начального участка отрицательного

"О напряжения на выходе другого логического элемента И-НЕ, в котором положительное напряжение на втором входе обеспечивает закрытое состояние р-канального транзистора б и откры55 тое состояние и-канального транзистора 5.

В зависимости,от исходного состояния и от противофазных логических уровней напряжений, присутствующих

6О на шинах 13 и 14, состояние триггера изменяется, либо подтверждается предыдущее.

При поступлении на шину 11 инверсного тактового сигнала отрицательно65 го напряжения, а на шину 15 прямого,- 875596

Формула изобретения

ВНИИПИ Заказ 9379/85 Тираж 991 Подписное

Филиал ППП Патент, г.Ужгород, ул.Проектная,4 тактового сигнала напряжения положительной полярности триггер переходит в режим хранения информации.

Увеличить число установочных входов триггера можно путем создания логических элементов ИЛИ из нескольких дополнительных транзисторов 12. При этом число шин прямого тактового сигнала должно быть равно числу управляемых дополнительных транзисторов

12 и инверсный тактовый сигнал на шине 11 должен формироваться при поступлении прямого тактового, сигнала на любую шину прямого тактового сигнала.

Триггер на взаимодействующих МДПтранзисторах формирует выходные напряжения с уровнями положительного и отрицательного напряжений питания при входных однополярных сигналах.

Триггер можно реализовать в интегральном исполнении на основе любой технологии взаимодействующих ИППструктур.

Триггер на взаимодополняющих ИДПтранзисторах, содержащий два двухвходовых логических элемента И-НЕ с перекрестными связями между выходами и первыми входами и шины прямого инверсного тактовых сигналов, о т л и.ч а ю шийся тем, что, с целью расширения функциональных возможностей в каждый логический элемент И-НЕ введены четыре дополнительных р-канальных транзистора, причем, первый и второй дополнительный р-канальные транзисторы включены между плюсовой шиной питания и, соответственно,. вторым входом и истоком р-канального транзистора элемента И-НЕ, затвор о которого подключен к первому входу элемента, затворы первого и второго дополнительных р-канальных транзисторов подключены к шине инверсных тактовых сигналов, третий дополни15 тельный р-канальный транзистор включен между вторым входом элемента И-НЕ и соответствующей входной шиной триггера, а его затвор подключен к шине прямых тактовых сигналов, четвертый дополнительный р-канальный транзистор включен между минусовой шиной пи тания и первым входом элемента И-НЕ и его зазор подключен ко второму входу элемента И-НЕ.

Источники информации, принятые во внимание при экспертизе

1. Заявка Японии 9 53-2043, кл. 98/5, с. 112, 1978.

2. Заявка Великобритании Р 1455635, кл. H 3 Т, 1977.