Аналого-цифровой преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТИЛЬСТВУ

Сеюэ Сееетскнх

Сецналнстнческнх

Реслублнн о11873405.Ф

® (61) Дополнительное к авт. сеид-ву— (22) Заявлено 04.12.79 (21) 2846861/18-21 с присоединением заявки Йо— (23) Приоритет—

Опубликовано 15,1081,. Бюллетень ЙЯ 38

Дата опубликования описания 15,1081 (5I)M. КлЗ

Н 03 К 13/17

Гоеударственны4 комитет

СССР но дмам июбретени4 н открытн4

Рз) Ф 681. 325 (088.8) (72) Авторы изобретения

Г.Г.Живилов, В.В.Островерхов, H.M.ÑM òàíèí и A.A.Ôðåìêå (71) Заявитель (54 ) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к электроизмерительной и вычислительной технике и предназначено для преобразования широкополосных аналоговых электрических сигналов в цифровой код.

Известен аналого-цифровой преобраэователц, в котором для обеспечения минимальной ошибки преобразования случайных сигналов адаптивно изменяются параметры аналого-цифрового преоб- 10 разования, например длительность такта нли число разрядов L13, Недостатком этого устройства является малая точность за счет низкой эффективности его работы при кодиро- 15 ванин широкополосных сигналов и сигналов с быстроиэменяющимся частотным спектром, возникающая следствие большого времени сходимости процесса адаптации. 20

Известен следящий аналого-цифровой преобразователь, содержащий сравнительный блок, на первый вход которого подается входной сигнал, второй вход соединен с выходом цифро-анало- 25 гового преобразователя, а выход соединен с блоком управления, включающим генератор импульсов, ключи н триггеры, выход блока управления соединен со входом реверсивного счетчика, вы- ЗО

2 ход которого соединен со входом циф- ро-аналогового преобразователя (2) .

Недостатком устройства является ! низкая точность аналого-цифрового преобразования широкополосных сигналов„ возникакщая иэ-за большой динамической погрешности при кодировании высокочастотных составляющих.

Цель изобретения — расширение частотного диапазона спектра кодируемых сигналов.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий первый сравнивающий блок, первый вход которого соединен с шиной входного сигнала, второй вход соединен с выходом первого цифро-аналогового преобразователя, а выход со" единен со входом блока управления, выход которого соединен с первым входом реверсивного счетчика, выход реверсивного счетчика подключен к входу первого цнфро-аналогового преобразователя, введены второй и третий сравнивающие блоки, сумматор-вычислитель, логический элемент ИСКЛЮЧИСЩЕЕ

ИЛИ, блок управления разрядами реверсивного счетчика, блок памяти и второй цифро-аналоговый преобразователь, причем первые входы второго и третье873405 го сравнивающих блоков соединены с шиной входного сигнала, вторые их входы соединены с соответствующими выходами сумматора-вычислителя, а выходы соединены с первым и вторым входами логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом блока управления разрядами реверсивного счетчика, первый выход которого соединен со вторым входом реверсивного счетчика, а второй выход соединен через блок памяти и второй цифро-аналоговый преобразователь с первым входом сумматоравычитателя, второй вход которого подключен к выходу первого цифро-аналогового преобразователя.

На чертеже представлена блок-схема аналого-цифрового преобразователя, содержащего первый сравнивающий блок

1, блок управления 2, реверсивный счетчик 3, первый цифро-аналоговый 20 преобразователь 4, сумматор-вычислитель 5, второй и третий сравнивающие блоки б и 7, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, блок управления реверсивным счетчиком 9, блок памяти

10, второй цифро-аналоговый преобразователь 11.

Аналого-цифровой преобразователь работает следующим образом.

Известно, что максимальная по- 30 грешность следящего аналого-цифрового преобразователя без учета статической погрешности равна: гФ Ф О " та%-Фдин mav. Q d»

35 гдео дд„юа-, максимальная динамическая погрешность, ад.щах — максимальная погрешность . дискретности.

Максимальная динамическая погрешность при кодировании гармонических 40 синусоидальных сигналов равна: при 0 < nr 6 1 при 1 < п 4 m< " (m -см ccos — ") мн ва%= ln ю при m >my дин а„= — 4m - -arccas +arccos — ) ,>>

U bY. )йт где m

Ч

q = 2 и — число разр ядов преоб раз ователя;

U> — амплитудное значение гармонического входного сигнала, — длительность такта преобраТ зонания 40 а - частота гармонического входного сигнала.

Из формул следует, что для обеспечения максимальной величины погрешности ол„, необходимо величину кван- > 65 та q (или соответственно число разрядов й) ныбирать в зависимости от > частоты входного сигнала.

Предложенное устройство работает следующим образом.

Блок управления ренерсинным счетчиком 9 по командам от логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 переключа ет тактовую частоту задающего генерФтора последовательно ко входам триггеров реверсивного счетчика 3, увели-, чивая или уменьшая число разрядов реверсивного счетчика 3. В блоке памяти

10 записаны коды устанок, причем каждому весу разряда преобразователя соответствует своя величина уставки, которая, в общем случае, ранна весу этого разряда. Блок управления реверсинным счетчиком 9, переключая разряды реверсивного счетчика 3, одновременно включает код уставки, соответствующий этому разряду.

При подаче импульса "Пуск" начинается процесс уравновешивания входного напряжения U„ компенсирующим напряжением цифро-аналогового преобразователя 4 U о . Блок управления 2, включает младший разряд реверсивного счетчика 3. По окончании переходного процесса н конце такта сранниначкций блок 1 дает команду на выключение или включение этого разряда. Одновременно с этим код уставки, соответствующий включенному разряду, преобразуется цифро-аналоговым преобразователем 11 в аналоговую величину, которая н .сумматоре-вычитателе 5 суммируется и вычитается с компенсирующим напряжением Ua . Полученные напряжения U> + U u 0а — U c ïoñòóïàþò на входы сравнивающих блоков б и 7, на другие входы которых п,дается входной сигнал. Если (U х " Uol >i О„ р, .то через логический элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ 8 блок управления реверсивным счетчиком 9 уменьшает число разрядов преобразователя, и следующий такт преобразования происходит с величиной кванта преобразования в два раза большей, чем первый такт. Процесс увеличения величины кванта преобразования (или, соответственно, уменьшение числа разрядов преобразователя) продолжается до тех пор, пока разность

Процесс изменения величины кванта преобразования происходит в течение всего цикла работы следящего аналогоцифрового преобразователя, Таким образом, следящий аналого-цифровой преобразователь выходит на режим слежения за изменением входного сигнала с максимальной скоростью и, находясь н режиме слежения, адаптинно изменяет неличину кванта преобразования (или, 873405

ВНИИПИ Заказ 9070/83 Тираж 991 Подписное

Филиал ППП Патент, г.ужгород, ул.Проектная,4

/ ! соответственно, число разрядов ) в зависимости от скорости изменения входного сигнала, обеспечивая минимальную погрешность аналого-цифрового преобразования.

Формула изобретения

Аналого-цифровой преобразователь, содержаший первый сравнивакщий блок, первый вход которого соединен с шиной входного сигнала, второй вход соединен с выходом первого цифро-аналогового преобразователя, а выход соединен со входом блока управления, выход которого соединен с первым входом реверсивного счетчика, выход реверсивного счетчика подключен к входу первого цифро-аналогового пре- >5 образователя, о т л и ч à lo щ и й— с я тем, что, с целью расширения, частотного диапазона спектра кодируемых сигналов, введены второй и третий сравнивакиаие блоки, сумматор-вы- 2О числитель, логический элемент ИСКЛЮЧАКЩЕЕ ИЛИ, блок управления разрядами реверсивного счетчика, блок памяти и второй цифро-аналоговый преобразователь, причем первые входы второго и третьего сравнивакв их блоков, соЕдинены с шиной входного сигнала, вторые их входы соединены с соответствующими выходами сумматора-вычислителя, а выходы соединены с первым и вторым входами логического элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входом блока управления разрядами реверсивного счетчика, первый выход которого соединен со вторым входом реверсивного счетчика, а вто-. рой выход соединен через блок памяти и второй цифро-аналоговый преобразователь — с первым входом сумматоравычитателя, второй вход которого под- ключен к выходу первого цифро-аналогового преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 52524, кл. Н 03 К 13/17, 1974.

2. Шляндин В.М. Цифровые измерительные преобразователи и приборы, N. "Высшая школа", 1973, с.229 °