Устройство для имитации сбоев цифровых вычислительных машин

 

Союз Советских

Социалистических

Рвспублин

<»>879592

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 100180 (21) 2869337/18-24 с присоединением заявки йо(23) Приоритет

Опубликовано 071181,Бюллетень М 41

Дата опубликования описания 071181 (51)М К, 3

G 06 F 11/12

Государственный комитет

СССР ио делам изобретений н открытий (53) УДК 681. 3 (088.8) (72) Авторы изобретения

Ю.Я. Быков, Д.П. Горячев и Б. И. Ратгауз (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИМИТАЦИИ СБОЕВ ЦИФРОВЫХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Изобретение относится к области цифровой вычислительной техники и может быть использовано для проверки устойчивости к сбоям программ управляющих ЦВМ, имеющих средства аппаратного контроля и программную защиту от. сбоев, организованную путем разбиения программ на участки, (называемые далее защищенными блоками), допускающие повторные исполнения.

ЦВМ имеют вход для подключения внешнего нала,очного блока памяти (например, для замены постоянного запоминающего устройства на период отладки программ). ° 15

Известны устройства для определения эффективности схем контроля ЦВМ путем введения ошибок (1).

Устройство ориентировано на проверку функционирования аппаратных 20 средств и требуют введения дополни-. тельных элементов в схему ЦВМ.

Наиболее близким техническим решением к изобретению является устройство для проверки программ ЦВМ,содер- 25 жащее генератор управляемых сбоев,схему сравнения и внешний наладочный блок памяти(2).Сбой создается путем запрета прохождения информации из внешнего блока памяти в ЦВМ.

Недостаток устройства состоит в том, что оно позволяет проверять систему защиты только последовательно (один защищенный сбой за другим) по одному блокч яа каждый прогон теста.

Поэтому исследование сбоеустойчивости программ, имеющих значительное число защищенных блоков, требует большего времени °

Целью изобретения является сокращение времени проверки системы программ от сбоев, т.е. повышение производительности устройства.

Поставленная цель достигается тем, что в устройство для имитации сбоев

ЦВМ, содержащее наладочный блок памяти и генератор управляемых сбоев, причем вход устройства соединен с адресным входом наладочного блока памяти, введены одноразрядный блок памяти и элемент И. Адресный вход одноразрядного блока памяти соединен со входом устройства, выход — co входом генератора управляемых сбоев, выход которого соединен с первым входом элемента И. Выход наладочного блока памяти соединен со вторым входом элемента И, выход которого является выходом устройства. Генератор управляемых сбоев содержит триггер и

879592 элемент И-НЕ. Вход генератора сбоев соединен со счетным входом триггера и первым входом элемента И-НЕ, выход которого является выходом генератора.

Выход триггера соединен со вторым входом элемента И-HE. 5

На чертеже изображена структурная схема устройства.

Устройство содержит элемент И 1 включенный в информационную цепь,между наладочным блоком 2 памяти и ЦВМ ()

3(количество элементов И 1 определяется разрядностью ЦВМ 3). Первый вход 4 элемента И 1 подключен к выходу генератора управляемых сбоез 5, состоящего из двухвходового логического элемента И-НЕ 6 и триггера 7 со счетным входоМ.

Выход генератора 5 подключен к выходу одноразрядно о блока памяти 8.

Устройство работает следующим образом. 20

При выборке слова из внешнего наладочного блока памяти 2 одновременно считывается управляющая информация из блока памяти 8. При считывании из блока памяти 8 0 на уп" равляющем входе 4 группы элементов

И 1 формируется разрешающий потенциал, и слово из наладочного блока памяти 2 поступает в ЦВМ 3. При считывании из блока памяти 8, (мече- 30 ные адреса) меняется состояние триг.гера 7. Если триггер 7 окажется в состоянии 0 то на выходе генератора 5 формируется разрешающий потенциал и информация передается в

ЦВМ 3. Если триггер 7 окажется в состоянии 1, то на выходе генератора 5 формируется запрещающий потенциал, и прохождение информации в ЦВМ

3 блокируется . Таким образом, блокируется передача каждого второго ме- 40 ченого слова в ЦВМ 3 °

Далее предполагается, что система контроля ЦВМ 3 обнаруживает отсутствие информации из внешнего наладочного блока памяти 2 и интерпретирует его как сбой, а в каждом защищенном блоке программы имеется не более одной меченой команды. При таких условиях при выполнении каждого защищенного блока с меченой командой gp происходит сбой на этой команде, аппаратно-программный возврат на начало защищенного блока и повторное выполнение без сбоя. Неопределенность в начальном состоянии триггера 7 влияет только на наличие или отсутствие сбоя при пуске программы на первой встретившейся меченой команде, что при циклическом повторении программы .несущественно. Ошибки в разметке (более одной меченой команды в защищенном блоке) легко определяются по зацикливанию программы на таком блоке.

Устройство позволяет проверять одновременно произвольное число защищенных блоков программы (в том числе и всю программу в целом) на всех физически реализуемых маршрутах в режиме реального функционирования ЦВМ, за один прогон, что существенно сокращает время проверки °

Формула изобретения

1. Устройство для имитации сбоев цифровых вычислительных машин, содержащее наладочный блок памяти и генератор управляемых сбоев, причем вход устройства соединен с адресным входом наладочного блока памяти, о тл и ч а ю щ е е с ÿ òåì, что, с целью повышения производительности, в устройство введены одноразрядный блок памяти и элемент И, причем адресный вход одноразрядного блока памяти соединен со входом устройства, выход одноразрядного блока памяти соединен со входом генератора управляемых сбоев, выход которого соединен с первым входом элемента И, выход наладочного блока памяти соединен со вторым входом элемента И, выход которого является выходом устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что генератор управляемых сбоев содержит триггер и элемент И-НЕ, причем вход генератора соединен со счетным входом триггера и первым входом элемента И-НЕ, выход которого является выходом генератора,выход триггера соединен со вторым входом элемента И-НЕ.

Источники информации, принятые во внимание при экспертизе

1. Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ. М., Мир, 1972, с. 300-301.

2 ° Авторское свидетельство СССР по заявке Р 2560544/I8-24, кл. G 06 F 11/10, 27.12.77 (прототип).

879592

Составитель И. Сигалов

Техред Е. Харитончик Корректор M. Пожо

Редактор Л. Утехина

Заказ 9722/20

Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб;, д. 4/5

Филиал ППП Патент, Г. Ужгород, ул. Проектная, 4