Устройство для обнаружения и регистрации ошибок дискретного канала связи

 

(iu862375

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОУСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсини

Социалистически и

Ресяублмтт

{8I ) Дополнительное к авт. саид-ву(22) Заявлено 12. 10. 79 (21) 2830555/18-09 с присоединением заявки 1тЪ(23 ) П риоритет—

Опубликовано 07.09.81, Бтоялетень МЗЗ

Дата опубликования описания 10-09 .8 1 (5l)M. Кл.

Н 04 L 1/10

3Ьвударставииый кемитвт

СССР ао аелвм извбретенмй и еткритий (53) УДК 621 ° 394, .14{088.8) {72) Авторы изобретения

В.Н.Лагуткин В.Е.Маркин, О.Г.Св тников тт"АФШщимов

Ъ

1 "::;:, 1

Рязанский радиотехнический институт — — i (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И РЕГИСТРАЦИИ

ОШИБОК ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относится к технике ,электросвязи и может использоваться

l в аппаратуре для статического исследования дискретных каналов связи, Известно устройство для обнаружения и регистрации ошибок дискретного канала связи, содержащее счетчик, элемент ИЛИ, блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя 1

10 последовательно соединенные блок про" межуточной памяти, регистратор и блок . управления, .один выход KoTopoFo соединен с другим входом регистратора, а другие выходы соединены с входами

15 блока промежуточной памяти (1) .

Однако известное устройство работает с небольшой скоростью.

Цель изобретения — повышение скорости регистрации потока ошибок.

Для этого в устройство для обнаружения и регистрации ошибок дискретного канала связи, содержащее счетчик, элемент ИЛИ блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя, последовательно соединенные блок промежуточной памяти, регистратор и блок управления, один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами блока промежуточной памяти, введены два элемента И, два.

RS-триггера, блок элементов ИЛИ, коммутатор и регистр сдвига, причем первые входы элементов И соединены с первым выходом блока обнаружения ошибок, второй выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом счетчика и с одним входом регистра сдвига, другой вход которого соединен с первым выходом блока обнаружения ошибок, а выходы через блок ключей соединены с одними входами блока элементов ИЛИ, другие входы которого через коммутатор соединены с выходами счетчика, первый вход ко"

862375

3 торого соединен с выходом первого элемента И, а второй вход — с одним выходом формирователя, соединенным также с соответствующим входом блока ключей и R-входом первого,RS-триг- . гера, S-вход которого соединен с выходом второго RS-триггера, соединенным также со вторым входом первого элемента И, выход элемента ИЛИ соединен с S-входом второго RS-vparrepa и другим- входом формирователя, другой выход которого соединен с

R-входом второго RS-триггера, выход первого RS-триггера соединен со вторым входом второго элемента И выход которого соединен с соответствующим входом, коммутатора. При этом, выходы блока элементов ИЛИ соединены со входами блока промежуточной памяти.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для обнаружения и регистрации ошибок дискретного канала связи содержит блок 1 обнаружения ошибок, блок 2 управления, формирователь 3, счетчик 4, регистратор 5, RS-триггеры 6,7, элемент ИЛИ 8, ком" мутатор 9, регистр сдвига 10, блок

11 элементов ИЛИ, блок 12 промежуточной памяти, блок 13 ключей, элементы

И 14,15, причем RS-триггеры имеют

R-вход и S-вход.

Устройство работает следующим образом.

В случае отсутствия ошибок в последовательности, поступающей с блока

1 обнаружения ошибок, тактовые импульсы через элемент И 14, на второй вход которого подается разрешающий сигнал с инверсного выхода RS"òðèãгера 7, поступают иа счетный вход счетчика 4, который подсчитывает длину безошибочного интервала (число безошибочных символов между ошибочными), а потенциалом с прямого выхода

RS-триггера 6, находящегося в нулевом состоянии, запрещается прохождение тактовых импульсов с блока 1 обнаружения ошибок через элемент И 35 на вход управления коммутатора 9.

При появлении на выходе блока l обнаружения ошибок сигнала ошибки пос ледний, поступая через элементИЛИ 8 на S-вход RS-триггера 7,устанавливает его в единичное состояние.

Поступая на вход формирователя 3, он разрешает формирование сигнала через семь тактов после поступления сигна" ла с блока 1, а по заднему фронту сигнала с инверсного выхода RS-триггера 7 (т.е. при переходе уровня на инверсном выходе RS-триггера 7 из

"1" в "0") RS-триггер 6 устанавливаетсл в единичное состояние.

В результате этого потенциалом с инверсного выхода RS-триггера 7

10 запрещается прохождение тактовых импульсов через элемент И 14 на счетный вход счетчика 4, а сигналом с прямого выхода RS-триггера 6 открывается элемент И 15, и тактовые им1з пульсы с блока 1 обнаружения ошибок, поступая на вход управления коммутатора 9, разрешают считывание показаний десятичного счетчика через блок

11 элементов ИЛИ в блок 12 промежуточ20 ной памяти и далее, с помощью блока

2 управления, в регистратор 5, Блок 12 проме,)суточной памяти и

0 блок 2 управления служат для исключения потери информации из-за несовпадения моментов выдачи информации с сигналами синхронизации регистратора

5. Регистратор в каждом цикле своей работы выдает сигналы синхронизации, поступающие на блок 2 управления.

Последний в соответствующие моменты ЭО цикла работы регистратора 5 вырабатывает сигналы управления на регистрацию информации из блока 12 промежуточной памяти на бумажную ленту регистратора, сигналы транспортиров35 ки на продвижение бумажной ленты регистратора 5.

Считывание показаний счетчика 4 осуществляется по первому, третьему и пятому тактовым импульсам, считая

40 с тактового импульса, по которому пришел сигнал с блока 1 через элемент

ИЛИ 8 на вход формирователя 3, т.е. частота считывания десятичной информации на регистрирующее устройство в два раза ниже тактовой частоты в дискретном канале связи.

Таким образом, на первом, третьем и пятом тактах, считая с момента прихода сигнала с блока l, происходит о считывание сотен, десятков и единиц (10, 10, 10 ) со счетчика 4 в четыре разряда блока 12 промежуточной в памяти, так как каждому десятичному разряду соответствуют четыре двоич" них разрядами (2 49). Признаком десятичной информации служит запись единицы в восьмой разряд блока 12 промежуточной памяти.

5 8623

Одновременно с вьппеиэложенным информация с выхода блока 1 обнаружения ошибок, представляющая собой последовательность нулей и единиц, где нуль - безошибочный символ, а едикица — ошибочный символ, поступает на информационный вход регистра сдвига

l0, а на вход сдвига — тактовые импульсы с блока 1 обнаружения ошибок.

Таким образом, по истечении семи 111 тактов, считая с тактового импульса, по которому пришел первый сигнал с блока 1, в регистр сдвига 10 записывается двоичная последовательность длиной в семь элементов, которые счи.— тываются в семь разрядов блока 12 промежуточной памяти сигналом с выхода формирователя 3, поступающим на вход управления блока 13 ключей.

Данный сигнал вырабатывается фор- 20 мирователем 3 на седьмом такте, счи-. тая с момента прихода первой ошибки, с задержкой, необходимой для того, чтобы информация, поступившая на седьмом такте, успела записаться в ре- 25 гистр сдвига 10. Одновременно данный сигнал, поступая íà R-вход

RS-триггера 6, объединенный со входом установки нулевого состояния счетчика 4, запрещает прохождение тактовых З0 импульсов через элемент И 15 на вход управления коммутатора 9 и устанавливает счетчик 4 в нулевое состояние ° р Следовательно, на регистратор 5 на первом, третьем, пятом тактах тактовой частоты дискретного канала связи, считая с момента прихода первой ошибки, будут считаны три разряда десятичной информации со счетчика 40

4, сотни, десятки, единицы) с единицей в восьмом разряде, являющейся признаком десятичной информации, а на седьмом такте — семиразрядная двоичная информация с регистра сдвига 10. 4

Таким образом, моменты считывания информации на регистратор следуют не на каждом такте передачи в дискретном канале связи,а через такт (через. два периода тактовой частоты дискретного канала связи), поэтому для регистрации информации о потоке ошибок без потерь тактовая частота в канале связы может быть в два раза выше частоты сигналов синхронизации регистратора, по которым производится прием информации на регистратор.

Если на восьмом такте, считая с момента прихода первой ошибки, появляет75 6

: ся сигнал с блока 1, то RS-триггер 7 остается в единичном состоянии, элемент И 14 закрыт сигналом с инверсного выхода RS-триггера 7, счетчик 4 и RS-триггер 6 - в нулевом состоянии.

Сигналом с прямого выхода RS-триггера 6 элемент И 15 закрыт, поэтому сигналы на вход управления коммутатора 9 не поступают (т.е. считывание показаний десятичного счетчика не происходит), и на регистратор 5 еще через семь тактов сигналом с выхода формирователя через блок 13 ключей с регистра сдвига 10 считывается следующая семиразрядная двоичная последовательность. Считывание семиразрядной двоичной последовательности с регистра сдвига 10 продолжается до тех пор, пока на (71 +1)-вом такте (где i-"1,2, 3,...) не появится безошибочный символ (т.е. сигнал 1 Ошибка" отсутствует)

В этом случае формирователь 3 на своем другом выходе выдает сигнал, устанавливающий RS-триггер 7 в нулевое состояние. RS-триггер б остается в нулевом состоянии (т.е. на инверсном выходе RS- pvrdepa 7, подклоченного к S-входу RS-триггера 6, происходит переход из "0" в "I"), и элемент И 15 закрыт.

Потенциалом с инверсного выхода

RS-триггера 7 элемент И 14 открывается, к ка счетный вход счетчика 4 поступают тактовые импульсы, фиксируя число элементов до следующей ошибки.

С приходом сигнала "Ошибка" вьппеописанный цикл измерения повторяется.

Так как в реальных каналах связи длины безошибочных интервалов могут быть значительно больше, чем длина, фиксируемая счетчиком 4, то во избежание потерь информации о потоке ошибок счетчик 4 при достижении его максимально возможного состояния, а именно "999", выдает сигнал переполнения, поступающйй через элемент

ИЛИ 8 íà S-вход RS-триггера 7 и на второй вход формирователя 3. В этом случае сигнал переполнения счетчика

4 аналогичен сигналу "Ошибка", поэтому устройство работает так же, как по приходе сигнала "Ошибка", т.е. по первому, третьему, пятому тактам, считая с момента прихода сигнала переполнения. На регистраторе 5 фиксируются показания десятичного счетчика ("999") с признаком десятичной информации — единицей в восьмом раз862375 ряде, а на седьмом такте считывается двоичная информация из регистра сдви га 10.

Таким образом, предложенное устройство позволяет без потерь производить регистрацию потока ошибок, поступающего со скоростью, в два pasa превышающей скорость регистрации ошибок известным устройством.

Формула изобретения

Устройство для обнаружения и ре" гистрации ошибок дискретного канала связи, содержащее счетчик, элемент

ИЛИ, блок ключей, блок обнаружения ошибок, первый выход которого соединен с одним входом формирователя, последовательно соединенные блок промежуточной памяти, регистратор и блок управления, один выход которого соединен с другим входом регистратора, а другие выходы соединены с входами блока промежуточной памяти, о т л ич а ю .щ е е с я тем, что, с целью повышения скорости регистрации потока ошибок, введены два элемента И, два

RS-триггера, блок элементов ИЛИ, коммутатор и регистр сдвига, причем первые входы элементов И соединены с первым выходом блока обнаружения ошибок, второй выход которого соединен с первым входом элемента ИЛИ, второй. вход которого соединен с выходом счетчика и с одним входом регистра сдвига, другой вход которого соединен с первым выходом блока обнаружения ошибок, а выходы через блок ключей соединены с одними входами блока элес ментов ИЛИ, другие входы которого через коммутатор соединены с выходами счетчика, первый вход которого соеди10 нен с выходом первого элемента И, а второй вход - с одним выходом формирователя, соединенным также с соответствующим входом блока ключей и

R-входом йервого RS-триггера, Ъ-вход которого соединен с выходом второго

RS-триггера, соединенным также со вторым входом первого элемента И, выход элемента ИЛИ соединен с S-входом второго RS. -триггера и другим

20 входом формирователя, другой выход которого соединен с R-входом второго RS-триггера, выход первого RSтриггера соединен со вторым входом второго. элемента И, выход которого соединен с соответствующим входом коммутатора, при этом выходы блока элементов ИЛИ соединены со входами блока промежуточной памяти.

30 Источники информации, принятые во внимание прн экспертизе

1.Авторское свидетельство СССР

N 593320, кл. Н 04 L 1/10, 1974 (прототип).

862375

Составитель .Е. Голуб

Редактор Б.Федотов Техред М.Табакович Корректор С. Шекмар

Заказ 6636 54 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Иосква, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, r.Óèrîðîä,óë.Ïðîåêòíàÿ,4