Устройство для контроля процессора

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<н881753 (61) Дополнительное к авт. сеид-ву (22) Заявлено 17. 09. 79 (21) 2834576/18-24 с присоединением заявки N9— (23) Приоритет—

Опубликовано 15.1181, Бюллетень ND 42

Дата опубликования описания 15.1181 (51) М. Кл.э

606 Р 11/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 6 8 3. 32 5 (088.8) 1

В.В.Караванов, В.М.Фельдман и Б.P.О@Еров." I

1 (:, 1

Всесоюзный научно-исследовательски институт электроэнергетики и Вычислительный центр-Главного технического управления по эксплуатации энергосистем (72) Авторы изобретения (71) Заявители (54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ПРОЦЕССОРА

Изобретение относится к вычислительной технике.

Известно устройство для фиксации, анализа и исправления сбоев, содержащее блок контроля, блок прерывания, блок переключения, блок индикации, элементы И и элементы ИЛИ, триггеры, в котором после обнаружения сбоя при выполнении программы происходит повторное выполнение участка программы от точки, начальный адрес которой хранится в определенной области

Мозу (1).

Недостатком этого устройства является то, что оно не позволяет лик- 15 виднровать последствия целого ряда сбоев. Например, если команда испортилась при хранении в МОЗУ и при считывании ее перед выполнением произошел сбой по четности, тогда лю- 2{) бое количество повторений выполнения части программы, включающей данную команду, не приведет к нормальному продолжению вычислительного процесса беэ вмешательства оператора или сня- 25 тия данной программы контрольными программными средствами. Или, например, аналогичная ситуация возникает, когда адресована несуществующая ячейка памяти по вине программиста. В ря- 3Q де случаев сбой может привести к порче системных таблиц и данных или ошибочно установить уровень прерывания внешнего устройства. Тогда только с помощью человека-оператора, который произведет установку процессора в рабочее состояние и восстановление операционной системы в МОЗУ, можно продолжить вычислительный процесс, что не приемлемо в оперативном режиме управления.

Наиболее близким к предложенному является устройство для контроля процессора, которое содержит пульт управления, блок сопряжения с пультом, первый выход которого подключен к первому входу блока прерываний микропрограммы, выход блока прерываний микропрограммы подключен к входу памяти микропрограмм, соединенной своим выходом с первым входом блока операций, второй вход которого подключен ко ко второму выходу блока сопряжения с пультом, третий выход которого соединен с первым входом блока прерываний программы, который имеет тридцать два входа (по числу прерываний), второй вход блока прерываний программы является одним из свободных входов незадействованного прерывания и пред881753 назначен для подключения какого-ли-! бо внешнего элемента, первый выход блока прерываний программы соединен с третьим входом блока операций, первый выход которого подключен к пятому входу блока сопряжения с пультом, а второй выход — к входу формирователя сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого подключен ко второму выходу блока прерываний программы (2).

Однако для восстановления работоспособности процессора после сбоя и для обеспечения продолжения функционирования требуется вмешательство человека-оператора, а это влечет за собой потери машинного времени, особенно недопустимые при управлении в режиме реального времени.

Цель изобретения — повышение быстродействия.

Для достижения поставленной цели в устройство для контроля процессора, содержащее блок прерывания микропрограммы, формирователь сигнала ошибки, операционный блок, блок прерываний программы, память микропрограмм, блок сопряжения с пультом и пульт управления, при этом первый управляющий выход блока сопряжения с пультом соединен с первым входом блока прерывания микропрограммы, выход которого подключен к памяти микропрограмм, выход которой соединен с первым входом операционного блока, первый выход которого соединен с первым входом блока сопряжения с пультом, информационный выход которого соединен со вторым входом операционного блока, второй выход которого подключен ко входу формирователя сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого соединен с первым выходом блока прерываний программы, второй выход которого соединен с третьим входом операционного блока, первый вход блока прерываний программы подключен к второму управляющему выходу блока сопряжения с пультом, введены блок фиксации отказа, распределитель импульсов, элемент задержки и элементы ИЛИ, при этом выход формирователя сигнала ошибки соединен со входом элемента задержки и входом блока фиксации отказа, выход которого является выходом устройства выход элемента задержки подключен ко входу распределителя импульсов, первый выход которого под-. ключен ко второму входу блока прерываний программы, группа выходов распределителя импульсов подключена к первому входу соответствующего элемента ИЛИ, второй вход каждого элемента ИЛИ подключен к группе выходов пульта управления, группа вы5 !

О

65 ходов элементов ИЛИ подключена к группе входов блока сопряжения с пультом.

На фиг.1 представлена структурная схема предлагаемого устройства, на фиг.2 — структурная схема блока фиксации отказа.

Устройство содержит пульт 1 управления, блок 2 сопряжения с пультом, формирователь 3 сигнала ошибки, блок 4 прерываний микропрограммы, память 5 микропрограмм, операционный блок б, блок 7 прерываний программы, блок 8 фиксации отказа, имеющий один вход и один выход, элемент 9 задержки, имеющий один вход и один выход, распределитель 10 импульсов, имеющий один вход и пять выходов, четыре логических элемента ИЛИ 11-14. Блок 8 фиксации отказа содержит одновибратор

15, двухразрядный счетчик 16, инвертор 17, элемент И 18.

Устройство работает следующим образом.

В случае аппаратного или программного сбоя, который приводит к останову вычислительного процесса и зависанию системы, формирователь 3 сигнала ошибки вырабатывает сигнал аварийного микропрограммного прерывания, который поступает на второй вход блока 4 прерываний микропрограммы и запускает микропрограмму обработки аварийного микропрограммного прерывания, хранящуюся в памяти 5 микропрограмм. Кроме того, сигнал с выхода формирователя 3 сигнала ошибки поступает на вход элемента 9 задержки и на вход блока 8 фиксации отказа и запускает их. Элемент 9 задержки срабатывает, когда закончится действие микропрограммы обработки

АМП и выдает сигнал на вход распределителя 10 импульсов, который вырабатывает серию из пяти последовательных сигналов. Четыре сигнала имитируют сигналы пульта: останов, сброс, инициация, пуск. Эти сигналы через элементы 11-14 ИЛИ подаются на входы блока 2 сопряжения с пультом. При этом процессор устанавливается в исходное состояние и происходит перезагрузка операционной системы в оперативную память из внешнего запоминающего устройства. Эти действия аналогичны действиям при манипуляции человека-оператора с пульта.

Пятый сигнал с распределителя 10 импульсов выдается с пятого выхода и поступает на второй вход блока 7 прерываний программы, вызывая прерывание. По данному прерыванию вызывается управляющая программа обработки сбоев, которая обеспечивает продолжение выполнения задачи. При случайном сбое предлагаемое устройство автоматически ликвидирует его последствия, а в случае отказа процессора устройство выдает с выхода блока 8 фикса881753. ции отказа сигнал, свидетельствующий о необходимости вмешательства обслу-. живающего персонала.

В случае прихода повторного сигнала аварийного микропрограммного пре-рывания до того, как восстановление закончится, одновибратор 15 не успевает сработать, а двухразрядный счетчик 16 срабатывает, и на выходе блока

8 выдается сигнал об отказе процессора. Этот сигнал может поступать на систему сигнализации для оповещения обслуживающего порсонала, либо на резервную ЭВМ, если таковая имеется.

Если восстановление завершилось, а сигнал АМП не приходит, то срабатыва- ет одновибратор 15 и сбрасывает двухразрядный счетчик 16 в исходное состояние. В этом случае отказа процессора нет и сигнал на выходе элемента И 18 отсутствует.

Устройство для контроля процессора предназначено для совместной работы с ЭВМ. За счет автоматического воссатновления работоспособности процессора без вмешательства человекаоператора в случае его останова из-за 25 аппаратиого или программного сбоя, данное устройство сокращает время простоя ЭВМ. Это особенно важно в случае управления ЭВМ объектами в режиме реального времени, когда про- Я9 стои ЭВМ должны быть минимальными

Данное устройство может быть применено в различных системах оперативного управления на базе одной или нескольких ЭВМ, в частности для систем управления энергетическими объ-. ектами.

Устройство может быть реализовано с помощью стандартных элементов (диоды, конденсаторы, резисторы) и 4 стандартных интегральных схем. Основой блоков устройства являются одновибраторы и триггеры D -типа. В частности, распределитель может быть построен на основе одновибраторов, а 45 время следования управляющих сигналов с выхода распределителя задается конденсаторами;

Формула изобретения

Устройство для контроля процессора, содержащее блок прерывания микропрограммы, формирователь сигнала ошибки, операционный блок, блок прерываний программы, память микропрограмм, блок сопряжения с пультом и пульт управления, при этом первый управляющий выход блока сопряжения с пультом соединен с первым входом блока прерывания микропрограммы, выход которого подключен к памяти микропрограмм, выход которой соединен с первым входом операционного блока, первый выход которого соединен с первым входом блока сопряжения с пультом, информационный выход которого соединен со вторым входом операционного блока, второй выход которого подключен ко входу формирователя сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого соединен с первым выходом блока прерываний программы, второй выход которого соединен с третьим входом операционного блока, первый вход блока прерываний программы под.ключен к второму управляющему выходу блока сопряжения с пультом, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены блок фиксации отказа, распределитель импульсов, элемент задержки и элементы ИЛИ, при этом выход формирователя сигнала ошибки соединен со входом элемента задержки и входом блока фиксации отказа, выход которого является выходом устройства, выход элемента задержки подключен ко входу распределителя импульсов, первый выход которого подключен ко второму входу блока прерываний программы,группа выходов распределителя импульсов, подключена к первому входу соответствующего элемента ИЛИ, второй вход каждого элемента ИЛИ подключен к группе выходов пульта управления, группа выходов элементов

ИЛИ подключена к группе входов блока сопряжения с пультом.

Источники информации, принятые во внимание при экспертизе

1. Путинцев Н.Д. Аппаратный контроль управляющих цифровых вычислительных машин. М.,"Советское радио", 1966.

2. EC-1010, Общее описание. Будапешт, "Видеотон", (270.100.206.2), 1973 (прототип).

881753

z.2

Составитель Н. Быкова

Редактор Н.Ромжа Техред A.Áàáèíåö Корректор М.шароши

Заказ 9975/74 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4