Аналоговое запоминающее устройство

 

Союз Советскии

Социалистичесиик

Республик

О П И С A Н И Е ()883974

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 28. 03. 80 (21) 2914846/18-24 (5 ) ) M Кд. с присоединением заявки РЙ

G 11 С 27/00

Гоеударстеенный комитет

СССР ао делам изобретений и открытий (23) Приоритет

Опубликовано 23.11 81 Бюллетень № 43

Дата опубликования описания 23 (53) УДК 681.327, .66(088.8) (72) Авторы изобретения

В.С.Сумин, Б.Е.Сатаров, М.А.Дудник и С.Н.Гри орьев, (7 l ) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к гибридной вычислительной технике и предназначено для сопряжения цифровых устройств с аналоговыми..

Известно устройство, которое содержит буферный регистр, цифро-аналоговый преобразователь и усилитель в каждом канале И .

Однако при большом количестве каналов устройство становится громоздко ким.

Наиболее близким из известных по технической сущности является аналоговое запоминающее устройство, которое содержит накопительный регистр, fS цифро-аналоговый преобразователь, схему управления коммутаторами, усилитель, аналоговые запоминающие устройства, включающие в себя цепи фиксации, модуляторы, возбудители, коммутаторы аналоговых запоминающих устройств и обратных связей (выполнены на герконах), источник эталонного напряжения 121.

Однако такое устройство не позволяет хранить аналоговые сигналы в течение длительного времени без потери точности из-за разряда конденсаторов в аналоговых запоминающих устройствах. Недостатком устройства является также применение сложных в управлении герконов.

Цель изобретения - увеличение времени хранения и повышение точности устройств.

Поставленная цель достигаьтся тем, что в аналоговое запоминающее устройство, содержащее блоки аналоговой памяти, входы которых соединены с выходами первого коммутатора, цифро-аналоговый преобразователь, выход которого подключен к первому входу усилителя, второй коммутатор, первая группа входов которого соединена с выходами блоков аналоговой памяти и с выходами устройства, второй вход усилителя соединен с выходом второго коммутатора, выход усилителя

88397"

55 соединен с первым входом первого коммутатора, группа вторых входов которого подключена ко второй группе входов второго коммутатора и к выходам первого дешифратора, блок управления и шину разрешения записи и считывания, содержит генератор импульсов, счетчик, второй и третий дешифраторы, третий коммутатор и блок цифровой оперативной памяти, выход кото- t0 рого соединен со входом цифро-аналогового преобразователя, первый вход блока цифровой оперативной памяти подключен к первому выходу блока управления, второй выход которого соединен с первым входом первого дешифратора, второй вход первого дешифратора соединен с выходом счетчика и со входом второго дешифратора, выход которого подключен к первому входу третьего коммутатора, второй вход третьего коммутатора соединен с I3bIxoдом третьего дешифратора, вход которого соединен с первым входом устройства, третий выход блока управления соединен с третьим входом третьего коммутатора, выход которого соединен со вторым входом блока цифровой оперативной памяти, третий вход которого соединен со вторым входом устройства, вход блока управления соединен с шиной разрешения записи и считывания, вход счетчика соединен с выходом генератора импульсов.

На чертеже изображена функциональЗ5 ная схема предложенного устройства °

Устройство содержит генератор 1 импульсов, счетчик 2, дешифраторы 3-5, блок 6 цифровой оперативной памяти, блок 7 управления, коммутаторы 8-10, цифро-аналоговый преобразователь 11, 40 усилитель 1?, блоки 13 аналоговой памяти, входы 14 и 15 устройства, шину 16 разрешения записи и считывания и выходы 17 устройства.

Устройство работает в режимах запи- 5 си и считывания, которые определяются соответствующими командами по входу 16.

По команде "Запись" по шине 16 блок 7 через дешифратор закрывает все каналы коммутаторов 8 и 9, переводит блок 6 памяти в режим записи и подключает к нему через коммутатор 10 дешифратор 4. Поступающие по входу 1 сигналы в двоичном коде записываются в блок 6 памяти по адресам, выбираемым ЦВИ с помощью дешифратора 4.

По команде Считывание" по шине 16, подаваемой после каждого цикла записи двоичных сигналов, блок 7 управления переводит блок 6 памяти в режим считывания и подключает к нему через коммутатор 10 дешифратор 3. На выходе дешифратора 3 периодически появляются коды всех адресов блока 6 оперативной памяти, число которых равно числу состояний счетчика 2, подключенного своими выходами к входам дешифратора 3 и дешифратора 5, а также равно числу блоков 13 аналоговой памяти, определяющем число каналов всего устройства и составляет 2 где n — число разрядов счетчика 2.

4астота появления кода каждого адреса и выбора соответствующего ему блока 13 равна F=f/2, где f — частота

tI генератора 1.

Записанные по выбранным адресам в бпок 6 памяти двоичные сигналы поступают на вход преобразователя 11, преобразуются в аналоговую форму и подаются на первый вход усилителя 12.

В такт с поступлением двоичных сигналов на вход преобразователя ll дешифратор 5 подключает через коммутатор 8 выход усилителя 12 к выбранному блоку 13, а через коммутатор 9 замыкает обратную связь с выхода выбранного блока 13 на второй вход усилителя !2. Время записи каждого аналогового сигнала в блок 13 аналоговой памяти равно периоду генератора l.

Изобретение позволяет хранить аналоговые сигналы практически неограниченное время с точностью, определяемое преобразователем, используя е для компенсации накопленной погрешности периодическую коррекцию выходных сигналов с помощью хранящихся в оперативном запоминающем устройстве их цифровых эквивалентов.

Формула изобретения

Аналоговое запоминающее устройство, содержащее блоки аналоговой памяти, входы которых соединены с выходами первого коммутатора, цифро-аналоговый перобразователь, выход которого подключен к первому входу усилителя, второй коммутатор, первая группа входов которого соединена с выходами блоков аналоговой памяти и с выходами устройства, второй вход усилителя соединен с выходом второго

883974

Составитель А.Воронин

Редактор Н.Пушненкова Техред И.Нинц Корректор Н.Швыдкая

Заказ 10240/77 Тираж 648 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 8-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 коммутатора, выход усилителя соединен с первым входом первого коммутато-ра, группа вторых входов которого подключена ко второй группе входов второго коммутатора и к выходам первого дешифратора, блок управления и шину разрешения записи и считывания, о т л ич а ю щ е е с я тем, что, с целью увеличения времени хранения и повышения точности устройства, оно содержит генератор импульсов, счетчик, второй и третий дешифраторы, третий коммутатор и блок цифровой оперативной памяти, выход которого соединен со входом цифро-аналогового преоб- 15 разователя, первый вход блока цифровой оперативной памяти подключен к первому выходу блока управления, второй выход которого соединен с первым входом первого дешифратора, 2о второй вход первого дешифратора соединен с выходом счетчика и со входом второго дешифратора, выход которого подключен к первому входу третьего коммутатора, второй вход третьего коммутатора соединен с выходом третьего дешифратора, вход которого соединен с первым входом устройства, третий выход блока управления соединен с третьим входом третьего коммутатора, выход которого соединен со вторым входом блока цифровой оперативной памяти, третий вход которого соединен со вторым входом устройства, вход блока управления соединен с шиной разрешения записи и считывания, вход счетчика соединен с выходом генерато-. ра импульсов.

Источники информации принятые во внимание при экспертизе

1. Тренер. Техническое описание (УДТ, НИИЗИР, N 916321..08.01.74

2. Патент США и 370 1978, кл. 340-173, 1972 (прототип) .