Устройство для генерирования сигналов заданной формы

 

О П И С А Н И Е ()886223

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советск ил

Социалистические

Республик (61) Дополнительное к авт. свид-ву 1Е 811237 (22) Заявлено 11. 12. 79 (21) 2855473/18-21 (5I)M. Кл.

Н 03 К 3/64 с присоединением заявки .%—

Гасударственный кемнтет

СССР

Ilo делам нзевретеннй н втерытн11 (23) Приоритет

Опубликовано 30. 11.81. Бюллетень йЪ 44

Дата опубликования описания 30. 11. 81 (53) УДК 621,373..4 (088.8) (72) Автор . изобретения

А. Н. Кренев

Ярославский государственный университет (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ГЕНЕРИРОВАНИЯ СИГНАЛОВ

ЗАДАННОЙ ФОРМЫ

Изобретение относится к импульсной технике и может быть использовано для получения сложных модулирующих сигналов для систем передачи дискретной информации с ограниченным спектром.

Известно устройство, содержащее генератор, импульсов, счетчик, выходы которого соединены со входами блока памяти, выходы которого подключены ко входам цифроаналогового преобразователя, выход которого являет» ся выходом устройства, два элемента И, элемент НЕ, дешифраторы минимальной и максимальной кодовых комби15 наций, причем генератор импульсов подключен к первым входам первого и второго элементов И, вторые входы которых соединены с выходами дешифраторов максимальной н минимальной кодовых комбинаций соответственно, входы которых подключены к выходам счетчика, входы сложения и вычитания которого подключены к выходам перво" го и второго элементов И соответст.4 венно, а вход синхронизации устройства соединен с третьим входом пер- вого элемента И и через элемент НЕ с третьим входом второго элемен— а И(1).

Однако данное устройство обладает недостаточно широкими функциональными воэможностями, так как не позволяет получить синхронизированные генерированные сигналы, относи тельно симметричные некоторого фиксированного значения напряжения.

Цель изобретения — расширение функциональных возможностей путем генерирования сложных синхронизируемых сигналов, симметричных относительно своего среднего значения.

Поставленная цель достигается тем, что в устройстве для генерирования сигналов заданной формы, содержащем генератор импулъсов, выход которого соединен с первыми входами первого и второго элементов И, вто88622 рые входы которых соединены друг с другом через инвертор, а третий вход соединен соответственно с выходами первого и второго дешифраторов, разрядные входы которых соединены между собой и подключены через реверсивный счетчик к выходам элементов И, а через блок памяти ко входам цифроаналогового преобразователя, введены и элементов НЕ и п ""канальный дФухразрядный мультиплексор, разрядные выходы которого, кроме последнего, подключены к младшим разрядным входам цифроаналогового преобразователя, а вход управления соединен со входом синхронизации цифроаналогового преобразователя и входом старшего разряда устройства, первые входы и-канального двухразрядного мультиплексора соединены с выхода-. ми блока памяти непосредственно, а вторые входы соединены с выходами блока памяти через элементы НЕ.

На чертеже представлена функциональная схема устройства.

Устройство содержит элемент l НЕ, элементы 2 и 3 И, реверсивный счетчик 4, дешифраторы 5 и 6, блок 7 памяти, цифроаналоговый преобразователь (ЦЛП) 8, генератор 9 импульсов, элементы IO HE, n -"канальный двухразрядный мультиплексор ll, На чертеже также показан вход 12 синхрониФ эации, С помощью элементов 10 НЕ, мультиплексора 11, а также синхронного управления и+1 разрядом цифроаналогового преобразователя 8 и мультиплексора 11, достигается формирование синхронизируемых симметричных функций. В случае использования цифроаналогового преобразователя 8 с внутренней буферной памятью, вход синхронизации его соединен с выходом генератора 9 импульсов.

Устройство работает следующим образом.

На вход 12 синхронизации подается бинарный сигнал, несущий информацию, а с выхода генератора 9 импульсов следуют тактовые импульсы с периодом не больше, чем I/2" длительности самого короткого информационного импульса (где к — количество разрядов счетчика 4). Если в первый момент времени после включения счетчик 4 находится в промежуточном состоянии (не в экстремальном),то с выходов . дешифраторов 5 и 6 минимальной и максимальной кодовых комбинаций на вхо-—!

5Î

3 4 ды элементов 2 и 3 И воздействуют логические "1 . Допустим, что в момент включения на вход 12 синхронизации .устройства воздействовала логическая "1.". В.этЬм случае тактовые импульсы проходят вход сложения счетчика 4 через элемент 2 И. По мере поступления тактовых импульсов на счетчик 4 на адреснйе входы блока 7 ! памяти поступает сигнал с соответствующих выходов счетчика 4, который подается также на входы дешифратора

5 и 6 экстремальных кодовых комбинаций. Блок 7 памяти осуществляет функциональное преобразование двоичного кода счетчика 4 в код большей разрядности и, линейно связанный с требуемым значением выходного напряжения устройства в данный момент времени. Кодовые комбинации (слова) с выхода блока 7 памяти подаются через элементы 10 НЕ и двухразрядный и -канальный мультиплексор ll на соот. ветствующие входы цифроаналогового преобразователя 8. Если на вход управления мультиплексора II воздейст". вует логическая "l", то кодовые ком-, бинации через него проходят с первых видов всех и разрядов не инвертируясь и подаются на соответствующие входы младших разрядов цифроаналогового преобразователя 8. Если на вход управления мультиплексора 11 воздействует логический "0"„ то кодовые комбинации на цифроаналоговый преобразователь 8 через мультиплексор 11 проходят со BTopbfx входов инвертиру" ясь элементами 10 НЕ. Воздействие на вход цифроаналогового преобразователя 8 логической "l" (при воздействии на остальные и входов нулевой кодовой комбинации с выходов мультиплексора !1 вызывает появление на его выходе соответствующего напряжения

0 +„, равного о.5 О„„„,где0йб определяется по формуле:U>< = U +!10 . ! в4

При воздействии на входы цифроаналогового преобразователя 8 последовате" льности кодовых комбинаций с выхода мультиплексора l! на его выходе формируется сигнал u(C), причем

u„,„

"0", а на выходе дешифратора 5 минимальной кодовой комбинации сохраняется логическая "1", в результате

886223 е преобразователя 8 фиксируется задан ный уровень напряжения. Это устойчивое состояние устройства сохраняется до замены на входе синхронизации устройства логического "0" на логическую "1", после чего процесс формирования сигнала повторится.

Таким образом, предлагаемое устройство позволяет формировать слом-! е ные синхронизируемые сигналы, симметричные относительно своего среднего значения. чего оба элемента 2 и ЗИ закрыты и тактовые импульсы на счетчик 4 не поступают.. На выходе цифроаналогового преобразователя 8 фиксируется заданный таблицей истинности. блока 7 памяти, некоторый уровень напряжения, лежащий в инвервале (О„, !) м

Устойчивое состояние схемы сохрайяет ся до замены на входе синхронизации устройства логической "!" иа логичес кий "0". В этом случае элемент 2 И остается в закрытом состоянии, а на втором входе элемента 3 И после ин-. вертирования элементом 1 НЕ логический 0" заменяется на логическую "1" и элемент 3 И открывается.

Тактовые импульсы, проходя через элемент 3 И воздействуют на вход вычитания счетчика 4. Воздействие логического "0" на и+1 разряд цифроаналогового преобразователя 8 вызы вает появление на его выходе минимально возможного напряжения 1)р< (при воздействии на остальн»ге и входов нулевой кодовой комбинации с выходов мультиплексора 11) . При воздействии на вход управления мультиплексора

llëîãè÷åñêîãî "0" информация на его выход подается со вторых входов и, следовательно, инвертируется элементами 10 HE. Инвертированной последовательности кодовых комбинаций соответствует инвертированный сигнал.

Таким образом в этом случае сигнал на выходе цифроаналогового преобразователя 8 изменяется в интервале (IJ 1)„ ). Формирование сигнала заканчивается при появлении на выходе дешифратора 5 минимальной кодовой комбинации логического "0", в результате чего элемент 3 И закрывается и на выходе цифроаналогового

Формула изобретения

20 Устройство для генерирования сигналов заданной формы по авт ° св. !

1- 811237,о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него вве2s дены и элементов НЕ и и-канальный двухразрядный мультиплексор, разрядные выходы которого, кроме последнего, подключены к младшим разряди»пи входам цифроаналогового преобур разователя, а вход управления соединен со входом старшего разряда цифроаналогового преобразователя и входом синхронизации устройства, первые входы и-канального двухразрядного мультиплексора соединены с выходами блока памяти непосредственно, а вторые входы соединены с выходами блока памяти через элементы НЕ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ф 811237, кл. Н 03 К 3/64, 1979.

886223

Составитель Ю. Тюпич

Техред Н, Гайду Корректор Г. Назарова

Редактор И. Тыкей

Заказ

10558/76 Тираж 991 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал TIIITI "Патент", r. Ужгород ул. Проектная, 4