Устройство для вычисления элементарных функций

 

) Автор изобретения

3; С. Кузин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕИЕНТАРНЫХ ФУНКЦИЙ

Изобретение относится к цифровой вычислительной технике и может быть использовано в составе цифровой вычислительной машины.

По основному авт.св. 9 703823 известно устройство для вычисления элементарных функций, содержащее комбинационный сумматор, соединенный выходом с первым входом первого двигателя, выход которого подключен ко входам регистров и к выходу операционно10 го устройства, причем первые выходы регистра аргументов подключены к первому входу коммутатора буферного регистра и к первому входу входного коммутатора, ко второму входу которо1j го подключен выход приемного регистра, соединенного своим, входом с выходом коммутатора приемного регистра, первый вход которого соединен с входом записи информации устройства, с тре20 тьим входом входного коммутатора, вход буферного регистра соединен с выходом коммутатора буферного регистра, а выход буферного регистра соединен с первым входом комбинационного сумматора, второй сдвнгатель, соединенный первым входом с выходом входного коммутатора, а выходом — со вторым входом комбинационного сумматора, со вторым входом коммутатора приемного регистра, со вторым входом коммутатора буферного регистра и со вторым входом первого сдвнгателя, второй и третий входы второго сдвигателя соединены соответственно с первой и второй управляющими шинами устройства, вторые выходы регистра аргументов и комбинационного сумматора подключены к шине знаковых разрядов устройства, кроме того, выход буферного регистра подключен к третьему входу коммутатора приемного регистра (11.

Недостатком известного устройства является низкое быстродействие.

Целью изобретения является повышение быстродействия.

890402 ный регистр 6, который с учетом знака числа z выдает его на схему сравнения 16 в прямом или обратном (дополнительном) коде.

Начальные координаты вектора (хо = — 1/х ; у,! = 0; +=0) записываются соответственно в 4, 5 и 3 регистры аргументов, а в четвертый регистр 6 записывает управляющий аргумент г у.

Реализацию алгоритма целесообразно начинать с вычисления ;, что позволяет заблаговременно сформировать оператор Ц для следующей итерации.

Один из операндов формул поступает на сумматор 1 через коммутатор сумматора 7, а второй через второй сдвигатель 8 и входной коммутатор 9. Для того, чтобы можно было испольэо1 1 вать и при вычислении х1, то он записывается на хранение в приемный регистр 1О через коммутаторы 7 и 11.

После выполнения двойных итераций в регистре 5 будет 41,=81 г! СЬ! в регистре 4

1 х„* -Р =»as ; в регистре 3

d.1,a 5гС81пъ

Таким образом, схемная реализация формирования оператора Е; позволяет уменьп1ить время вычисления функции

arcs1n на время выполнения двух ко— манд умножения, что эквивалентно по-, вып1ению производительности устройства на 2Я по сравнению с известным.

Сопутствующий экономический эффект

ЗаКЛЮЧаЕтСЯ В РаС1ПИРЕНИИ фУНКЦИОНаЛьных возможностей устройства, например, записав в регистр 6 третью линейную координату вектора Z, а в регист)ры 3, 4 и 5 соответственно О, Х и У к применив дважды операцию вычисления полярных координат вектора, описанную в известном, можно вычислить пространственные координаты вектора

Поставленная цель достигается тем, что в устройство дополнительно введены четвертый регистр аргумента, схема сравнения н блок задания знака, причем вход четвертого регистра аргумента соединен с выходом первого сдвигателя, первый выход четвертогорегистра соединен с первым входом схемы сравнения и входом коммутатора сумматора, второй вход схемы сравне- 10 ния соединен с первым выходом третьего регистра аргумента, выход схемы сравнения соединен с первым входом блока задания знака, второй вход которого соединен со вторым выходом 15 каждого регистра аргумента, выход коммутатора сумматора соединен со вторым входом сумматора и третьим входом коммутатора приемного регистра, третий вход сумматора соединен . р0 с выходом блока задания знака.

На чертеже показана блок-схема устройства.

Устройство содержит комбинационный сумматор 1, первый сдвигатель 2, 25 первый 3, второй 4, третий 5 и четвертый 6 регистры аргументов, коммута» тор сумматора 7, второй сдвигатель 8, входной коммутатор 9, приемный регистр 10 коммутатор приемного регист- 50 ра lt, информационный вход устройства 12, управляющий вход устройства 13, выход устройства 14, блок задания знака !5 и схему сравнения 16.

Работу устройства рассмотрим на примере вычисления функции arcsiny no методу цифра эа цифрой, вычислительная процедура которого описывается формулами х„ х !+ „.у; „2 i (1)

-С1-1). „,,+й„° Я;» 1 <п» (3) где Ql — угловые константы, вычисленные по формуле Q„ arctg2 1 )

Индекс характеризует номер итерации, причем, каждая итерация должна выполняться дважды;

n — - характеризует количество разрядов в числе. 50

Оператор поворота вектора Я1 = 11.

Он характеризует значение знака операции н вырабатывается блоком 15.

Для функции arcsln 5 = -1, если (1zl и х1 < О» 31 +1 В против 55 ном случае.

Для выполнения сравнимости чисел у; „ и z введен блок 16 и дополнительхп ! а в регистре 3 получим

М Z

4< <>Ctg » iб»et+

x v

Формула изобретения

Устройство для вычисления элементарных функций по авт.св. 11! 703823, отличающееся тем, что, с целью повьппения быстродействия, в него введены четвертый регистр аргумента, схема сравнения и блок зада890402

Составитель Л. Зорин

Редакто М. Недолуженко Техред М. Н ь Ко екто В ° Бутяга

РИ 2

Заказ 11008/79 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Л(-35< Раушская наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ния знака, причем вход четвертого регистра аргумента соединен с выходом первого сдвигателя, первый выход четвертого регистра соединен с первым входом схемы сравнения и входом коммутатора сумматора, второй вход схемы сравнения соединен с первым выходом третьего регистра аргумента, выход схемы сравнения соединен с первым входом блока задания знака, второй вход которого соединен со вторым выходом каждого регистра аргумента, выход коммутатора сумматора соединен со вторым входом сумматора и третьим входом коммутатора приемного регист3 ра, третий вход сумматора соединен с выходом блока задания знака.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

lO В 703823, кл. G 06 F 15/20, 1978 (прототип).