Анализатор частотно-фазовых соотношений двух импульсных последовательностей

 

Союз Советскик

Соцнапнстнческнк

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 894849 (6l ) Дополнительное к авт. саид-ву— (22) Заявлено 080580 (21) 2919747/18-21 с присоелинением заявки №вЂ” (23) Приоритет (5! )М. Кл.

Н 03 К 5/18

G 01 и 23/00

9кударстаееый комитет

СССР вв делам изобретений и аткрытий

Опубликовано 30.1 2.81. Бюллетень №48

Дата опубликования описания 30.1 281 (53) УДК621.317. .757(088.8) (72) Автор изобретения

А.А. Столяров (7l ) Заявитель (54) АНАЛИЗАТОР ЧАСТОТНО-ФАЗОВЫХ СООТНОШЕНИЙ

ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к импульсной технике и может использоваться в радиолокационных устройствах, а также при построении устройств автоматики.

Известно устройство для сравнения

5 частот двух импульсных последовательностей, содержащее триггер-накопитель, элементы И, инверторы, элементы ИЛИ, триггер временной задержки, устрой о ство для вычитания частоты и используемое для контроля частоты тактовых импульсов путем определения момента совпадения импульсов входных частот (1 1.

Недостаток этого устройства — его малые функциональные возможности, что объясняется отсутствием возможности выделения большей и меньшей из входных частот, частот с большей и меньшей фазой и определения знака разности входных импульсных последовательностей.

Известно также устройство для определения знака разности двух импульсных последовательностей, содержащее три триггера, четыре элемента И и два элемента ИЛИ. Известное устройство может использоваться для нахождения знака разности частот при неравных входных частотных f Ф f или знака разности фаз двух импульсных последовзтельностей при f< = Г 521.

Недостатки этого устройства его малые функциональные возможности, что обусловлено отсутствием средств для сигнализации о равенстве частот и фаз входных импульсных последовательностей и возможности выделе ния большей и меньшей из входных частот.

Цель изобретения — рас иирение функциональных возможностей устройства путем обеспечения возможности

894849

3 10

20 Аанализатор содержит входы 1 и 2, определения: знака разности и равенства частот двух импульсных сигналов знака разности и равенства фаз импульсных последовательностей с равными частотами и выделения большей и меньшей из входных частот.

Лоставленная цель достигается тем что в анализаторе частотно-фазовых соотношений двух импульсных последовательностей, содержащем блок вычитания частот, выход которого соединен с первым выходом анализатора, блок исключения совпадающих импульсов, первый и второй входы которого соединены со входами соответственно первого и второго элементов задержки, со, входами первого элемента ИЛИ и со входами анализатора, а выходы подключены ко входам блока определения знака. разности двух импульсных последовательностей. прямой выход ко1-орого соединен со вторым выходом анализатора и первыми входами первого и четвертого элементов И, а инверсныйс первыми входами второго и третьего элементов И, причем выходы первого и второго элементов И подключены ко входам второго элемента ИЛИ, а выходы третьего и четвертого элементов

И - ко входам третьего элемента ИЛИ, введен блок определения равенства . фаз входных последовательностей импульсов, выход первого элемента задержки соединен со вторыми входами первого и третьего элементов И, выход второго элемента задержки - со вторыми входами второго и четвертого элементов И, а выходы второго и третьего элементов ИЛИ вЂ” с третьим и четвертым выходами анализатора, выход второго элемента ИЛИ подключен ко входу уменьшаемого, а выход третьего элемента ИЛИ - ко входу вычитаемого блока вычитания частот, выход первого элемента ИЛИ соединен с пер вым входом, а выходы блока исключени совпадающих импульсов - co вторым и третьим входами блока определения равенства фаз входных последовательностей импульсов, выход которого соединен с пятым выходой анализатора;

Кроме того, блок вычитания частот выполнен в виде блока привязки им- пульсов вычитаемого к импульсам уменьшаемого, вход уменьш емого соединен со входом третьего элемента

2S

43

$5 задержки, а выход упомянутого блока привязки подключен ко входу инвертора, выход которого и выход третьего элемента задержки связаны со входами пятого элемента И, подключенного к выходу блока вычитания частот,а блок определения равенства фаз входных последовательностей выполнен в виде выходного триггера, первый вход которого соединен с первым входом этого блока, а второй вход — с выходом четвертого элемента ИЛИ, входы которого являются вторым и третьим входами указанного блока.

На чертеже приведена структурная схема анализатора частотно-фазовых соотношений двух импульсных последовательностей. блок 3 исключения совпадающих импульсов, блок 4 определения знака разности двух импульсных последовательностей, элементы 5=1, 5=2 задержки, элементы H 6=1, 6=2, 6=3, 6=4, элементы ИЛИ 7=4, 7=5, 7=6, блок 8 вычитания частот, в состав которого входят RS-триггер 9, элементы И 10-1, 10-2, элемент 11 задержки и инвертор 12, причем RS-триггер 9 и элемент И 10=1 образуют блок привязки импульсов вычитаемой частоты к импульсам уменьшаемой, блок 13 определения равенства фаз входных последовательностей, содержащий элемент ИЛИ 14, RS-триггер 15, выходы

16-20.

Устройство работает следующим образом.

Блок 3 исключения совпадающих импульсов осуществляет исключение совпадающих импульсов последовательностей импульсов, поступающих на входы

l и 2 анализатора. Блок 4 определения знака разности двух последовательностей импульсов определяет знак .разности частот входных сигналов, если Ф„Ф fg,где f u fg частоты сигналов, поступающих на входы 1 и 2, и определяет- знак разности фаэ входных сигналов, если устанавливая при f > fg или где ., и Ч - фаза импульсов входнйх l и 2 последовательностей, логическую единицу на прямом выходе (выход 18 анализатора) блока 4 определения знака разности импульсных последовательностей и логический

894849

10 время задержки интегральных элементов, на которых собирается устройство.Благодаря такой привязке и соответствующей задержке сигнала большей

1 частоты на входах элемента И 10=2 выделяется: на первом — прямой сигнал большей частоты, а на втором инверсный меньшей частоты, привязанный во времени к соответствующим импульсам высокой частоты. Следовательно, на выходе элемента И 10=2 и на выходе 16 анализатора выделяется последовательность импульсов, средняя частота которых равна разности частот сигналов, поступающих на входы 1 и 2 при f 4 f При

f Г импульсы на выходе 16 гналит затора отсутствуют, так как разность входных частот равна нулю, что сигнализирует о равенстве входных частот.

Для сигнализации о моменте равенства фаз .последовательностей импульсов с равными входными частота35 ми f< f, подаваемыми на входы 1 и 2 анализатора, используется блок

13 определения равенства фаз входных последовательностей. Это осуще.ствляется путем подачи на входы

RS-триггера 15, выход которого слу40 жит выходом 20 анализатора, сигнала

1 равного сумме частот входных сигналов с выхода элемента ИЛИ 7=6, на первый вход сигналов с выходов блока исключения совпадающих импульсов через элемент ИЛИ 14 на второй вход.

Суммарный сигнал с выхода элемента

ИЛИ 7=6 осуществляет, например, сброс

RS-триггера 15 в нулевое состояние.

Если выходные частоты равны и их

50 импульсы совпадают, т.е. Ч, =, то на выходах блока 3 исключения сов45

55 нуль на его инверсном выходе. Если

f„(f 0 или Ч с,, состояние сигналов на прямом и инверсном выходах блока 4 меняется на противоположное.

При f„ q f< состояние выходных прямого и инверсного сигналов блока

4 обеспечивает прохождение на выход

17 устройства частоты f, а на выход 19 - частоты f< через соответственно элементы, 5=1 и 5=2 задержки, длительность задержки которых выбирается равной длительности задержки в цепи определения знака разности двух импульсных последовательностей, открытие единичным потенциалом с прямого выхода блока определения зна ка разности двух импульсных последовательностей элементов 6=1, 6=4, соответственно элементов ИЛИ 7=4 и

7=5. В это время на инверсном выходе блока 4 устанавливается нулевой потенциал, запрещающий прохождение импульсов с выходов элементов задержки эрез элементы И 6=2 и 6=3.

При Е1 < 1 состояние си гналов на выходе блока 4 меняется на противоположное рассмотренному и в этом случае большая частота поступае на выход tj устройства с выхода элеиента 5=2 задержки через открытый элемент И 6=2 и.элемент ИЛИ 7=4,.а меньшая частота на выход 19 устройства с выхода элемента 5=1 задержки через открытый элементi И 6=3 и элемент ИЛИ 7=5.

Таким образом, на выходах 18 и

19 анализатора выделяется большая и меньшая частота, как при f y fg, так и при f< (f .ÓñòðoéñòBo работает аналогично при Г „= f, 9„> 9 и „<, т.е. при равных входных частотах на выходе 17 выделяется сигнал с боль шей фазой, а на выходе 19 — сигнал с. меньшей фазой.

Сигнализация о равенстве входных частот осуществляется с помощью блока 8 вычитания частот, выходы которого соединены с выходами 17, 19 соответственно большей и .меньшей частот. Благодаря тому, что выходы большей и меньшей из входных частот известны, вычитание этих частот в блоке 8 можно произвести путем привязки импульсов меньшей частоты к импульсам большей частоты, что осуществляется схемой привязки, содержащей, например RS-триггер 9 и элемент И 10=1 с последующей подачей на первый вход элемента И 10=2 выходного сигнала схемы привязки через инвертор 12 и на второи вход элемента И 10=2 прямого сигнала большей частоты, задержанного элементом

11 задержки на время 7 задержки сигнала меньшей частоты от момента его поступления на вход блока вычитания до момента его прихода на первый вход элемента И 10=2.

В данном случае 7 = 2, где падающих импульсов импульсы отсутствуют, следовательно, они отсутствуют и на выходе элемента ИЛИ 14

8 этом случае RS-триггер 15 находится все время в нулевом состоянии.

При неравенстве фаз входных частот, также как и при неравенстве входных

894849

Формула изобретения частот, RS-триггер 15 переключается.

Следовательно, установка RS-триггера

15 в нулевое состояние сигнализирует о равенстве фаз двух равных входных частот.

Таким образом, предлагаемое устройство осуществляет определение знака разности двух частот при f, 4 f2 ч определение знака разности фаз вход мых последовательностей при f = f<.

Кроме того, оно позволяет выделять большую и меньшую из входных частот, находить разность входных частот и определять момент их равенства, определять момент равенства фаз входных импульсных последовательностей при равных входных частотах.

1. Аанализатор частотно-фазовых соотношений двух импульсных последовательностей, содержащий блок вычитания частот, выход которого соединен с первым выходом анализатора, блок исключения совпадающих импульсов, первый и второй входы которого соединены со входами соответственно первого и второго элементов задержки, со входами первого элемента ИЛИ и со входами анализатора, а выходы подключены ко входам блока определения знака разйости двух импульсных последовательностей, прямой выход коI торого соединен со вторым выходом анализатора и с первыми входами первого и четвертого элементов И, а инверсный - с первыми входами второго и третьего элементов И, причем выходы первого и второго элементов И подключены ко входам второго элемента ИЛИ, а выходы третьего и четвертого элементов И вЂ” ко входам третьего элемента ИЛИ, о т л и ч а ю щ и й— с я тем, что, с целью расширения функциональных возможностей, в него введен блокопределения равенства фаз входных последовательностей импульсов, выход первого элемента задержки соединен со вторыми входами первого и третьего элементов И, выход второго элемента задержки - со вторыми входами второго и четвертого эле ментов И, а выходы второго и треть— его элементов ИЛИ - с третьим и четвертым выходами анализатора, выход второго элемента ИЛИ подключен ко

10 входу уменьшаемого, а выход третьего элемента ИЛИ вЂ” ко входу вычитаемого блока вычитания частот, выход первого элемента ИЛИ соединен с первым входом, а выходы блока исключения совпадающих импульсов — с вторым и третьим входами блока определения равенства фаз входных последовательностей импульсов, выход которого соединен с пятым выходом анализатора.

20 . 2. Анализатор по п.1, о т л и ч а ю шийся тем, что блок вычитания выполнен в виде блока привязки импульсов вычитаемого к импульсам уменьшаемого, вход уменьшаемого сое25 динен со входом третьего элемента задержки, а выход упомянутого блока привязки подключен ко входу инвертора, выход которого и выход третьего элемента задержки связаны со входами

З0 пятого элемента И, выходом подключенного к выходу блока вычитания частот.

3. Анализатор по п.1, о т л и ч а ю шийся тем, что блок определения равенства фаз входных последовательностей выполнен в виде выходного триггера, первый вход которого соединен с первым входом этого блока, а второй вход — с выходом че твертого элемента ИЛИ, входы

40 которого являются вторым и третьим входами указанного блока.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ M 2039557, кл. Н 01 35/20, 1979.

2. Авторское свидетельство СССР по заявке и 2753664/18-21, кл. G 01 R 23/00, 1979.

894849

Составитель Е. Данилина

Редактор И. Ковальчук Техред С, Мигунова

Корректор Г. Огар

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 11506/85 Тираж 991

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д 4/5