Компаратор напряжений

 

COlO3 COeOTCKNX

Социалиетмчвеиик

Рвсяу батек

ОП ИКАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 902238 (61) Дополнительное к авт. свид-ву(22)Заявлено 21.1278 (21) 2699881/18-21 с присоединением заявки № (23) Приоритет

Опубликовано 30.0 1.82. Бюллетень № 4

Дата опубликования описания 300182 (51)M. Кл.

Н 03 K 5/24

3Ъеудвротеенный «оинтет

СССР ао делон изобретений н открыт«й (53) УДК 621, 374 (088. 8) T.È.Агаханян, Е.Ю.Кокориш, Л.А.Них

В.Я.Стенин и В.Ф.Цепй ев, ЩЯ„ ис (72) Авторы изобретения

)1 "

ТГ (71) Заявитель (54) КОНПАРАТОР НАПРЯЖЕНИЙ

Изобретение относится к импульсной технике и может быть использовано в аналого-цифровых и цифроаналоговых преобразователях.

Известен компаратор напряжений,содержащий входной дифференциальный каскад, каскад преобразования парафазного сигнала в однофазный и ключевой каскад с дополнительными элементами (транзистором и резистором в цепи его базы), 1О для ограничения степени насыщения ключевого транзистора 111.

В момент входа в насыщение ключевоro транзистора при увеличении прямого смещения на его эмиттерном перехо15 де открывается дополнительный транзистор, препятствуя дальнейщему увеличению тока базы ключевого транзистора и тем самым предотвращая его глубокое насыщение. Момент открывания дополни.тельного транзистора, а следовательно, и степень насыщения открытого ключевого транзистора зависит от падения напряжения на дополнительном резисто\ ре и соотношения площадей эмиттерных переходов дополнительного и ключевого транзисторов, которые определяют падение напряжений на упомянутых переходах при заданных токах эмиттеров. В то время, когда открыт ключевой транзистор, должно выполняться равенство падений напряжений на эмиттерном переходе ключевого транзистора и последовательно включенных дополнительном резисторе и эмиттерном переходе дополнительного транзистора.

Таким образом, при изменении падения напряжения на дополнительном резисторе, что может происходить при изменении таких параметров, например напряжения питания, температуры и т.д. происходит изменение степени насыщения ключевого транзистора и, следовательно, быстродействия.

Для обеспечения нормального функционирования во всем рабочем диапазоне температур и питающих напряжений приходится выбирать степень насы8 4 второй - c выходной шиной 5, а его коллектор соединен с резистором 6 и входом эмиттерного повторителя 2, выходы каскадов 3 и 4 соответственно соединены со входами каскада, выполненного по схеме с общим эмиттером (ОЭ} на транзисторе 7, коллектор которого подключен ко входу эмиттерного повторителя 2, и каскада 8, база и коллектор выходного транзистора подключены соответственно к первому и второму эмиттерам транзистора каскада 3.

Устройство работает следующим об, разом.

При подаче на входные шины сигналов, обеспечивающих на выходной шине

5 высокий потенциал, транзисторы каскада 8 оказываются закрытыми. Первый эмиттерный переход транзистора каскада 3 смещен в прямом направлении, а второй - a обратном. Так как транзистор каскада 3 открыт по первому эмиттерному переходу, открыты также транзистор эмиттерного повторителя

2 и транзистор 7. При изменении соотношения входных сигналов транзистор каскада 1, который в исходном состоянии открыт, закрывается, а другой транзистор каскада 1 открывается, увеличиваются токи через транзисторы каскада 4 и каскада 8, а потенциал выходной шины 5 понижается. Когда потенциал выходной шины 5 достигает минимальной величины, открывается второй эмиттерный переход транзистора каскада 3, в результате чего увеличивается ток коллектора этого транзистора и падение напряжения на резисторе 6, уменьшается потенциал эмиттера транзистора эмиттерного повторителя 2, базовый ток транзистора каскада 4 ограничивается, транзистор 7 практически закрывается.,и прекращается уменьшение потенциала на выходной шине 5, при этом напряжение на коллекторно-базовом переходе выходного транзистора каскада 8 близко к нулю, т.е. этот транзистор не входит в глубокое насыщение, что способствует более быстрому обратному переключению компаратора, так как не затрачивается время на рассасывание избыточных носителей заряда, накопленных в выходном транзисторе каскада Непосредственно в момент переключения оказывается открытым лишь первый эмиттерный переход

3 90223 щения транзистора ключевого каскада заведомо большей величины, что при" водит к снижению быстродействия известнси-о устройства. Снижение быст" родействия обусловливается также и значительным временем нарастания фронта сыходного сигнала.

Таким образом, недостатками устройства являются малое быстродействие и сильная зависимость послед- 10 него от разброса параметров элементов устройства.

Цель изобретения - увеличение быстродействия.

Поставленная цель достигается тем, что в компаратор напряжений, содержащий входной дифференциальный каскад, один из выходов которого подключен к базе двухэмиттерного транзистора, первый эмиттер которого сое- щ динен с выводом стабилитрона, а коллектор подключен к резистивной нагрузке и входу эфиттерного повторителя, питающего дифференциальный каскад, второй вывод стабилитрона под- zs ключен к базе транзистора, включенного по схеме с общим эмиттером, причем эмиттерный переход транзистора зашунтирован резистором, а коллектор соединен с коллектором двухэмиттерного транзистора, второй выход дифференциального каскада подключен ко входу эмиттерного повторителя, в цепи эмиттера транзистора которого включены последовательно соединенные стабилитрон и резистор, причем к резистору, подключен вход каскада, база выходного транзистора которого подключена к первому эмиттеру двухэмиттерного транзистора, а коллектор, являющийся выходом устройства, подключен ко второму эмиттеру двухэмиттерного транзистора.

На чертеже представлена принципиальная электрическая схема компа45 ратора напряжений.

Компаратор напряжений содержит входной дифференциальный каскад 1, питание которого осуществляется от эмиттерного повторителя 2, к выходам каскада 1 подключены входы

50 каскадов 3 и 4 сдвига потенциального уровня, которые включают в себя эмиттерный повторитель с цепочкой последовательно включенных стабилитрона и резистора в цепи эмиттеров, причем транзистор каскада 3 . имеет два эмиттера, первый из которых соединен с одной из упомянутых цепочек, L

Формула изобретения

5 9022 транзистора каскада 3, выходной транзистор каскада 8 включен по схеме с общей базой, что приводит к уменьшению времени нарастания фронта выходного сигнала. Транзистор 7 необходим для симметрирования каскадов 3 и 4 сдвига уровня, что также способствует увеличению быстродействия компаратора. Ключевой каскад 8 может быть выполнен на одном транзисторе. В этом о случае транзистор ключевого каскада также не входит в насыщение, что приводит к увеличению быстродействия компаратора в целом.

Предлагаемый компаратор напряже- 15 ний увеличивает быстродействие в полтора раза пэ сравнению с изве"тным „ причем без увеличения потребляемой мощности.

Компаратор напряжений, содержащий входной дифференциальный каскад, один иЪ выходов которого подключен к базе двухэмиттерного транзистора, первый эфиттер которого соединен с выводом стабилитрона, а коллектор подключен

38 ь к резистивной нагрузке и входу эмиттерного повторителя, питающего дифференциальный каскад, о т л и ч а юшийся тем, что, с целью увеличения быстродействия, второй вывод стабилитрона подключен к базе транзистора, включенного по схеме с общим эмиттером, причем эмиттерный переход транзистора зашунтирован резистором, а коллектор соединен с коллектором двухэмиттерного транзистора, второй выход дифференциального каскада подключен ко входу эмиттерного повторителя, в цепи эмиттера транзистора которого включены последовательно соединенные стабилитрон и резистор, причем к резистору подключен вход каскада, база выходного транзистора которого подключена к первому эмиттеру двухэмиттерного транзистора, а коллектор, являющийся выходом устройства, подключен ко второму эмиттеру двух» эмиттерного транзистора.

Источники информации, принятые во внимание при экспертизе

1. Шило В.Л. Линейные интегральные схемы. M., "Сов. радио", 1974) с.182- 184, рис.5.2.

ВНИИПИ Заказ 12419/70

Тираж 953 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4