Устройство для контроля цифровых узлов

 

Союз Советских

Социалистических

Республик

ОП ИСАНИНА

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

««911532 (6I ) Дополнительное к авт. свид-ву (22)Заявлено 27.06.80 (21) 2982026/18-24 с присоепинением заявки № (23) П риоритет

Опубликовано 07. 03. 82. Бюллетень № 9

Дата опубликования описания 07.03.82 (5! )М. Кл.

G 06 F 11/16 (Ьсударстеепвй квинтет

СССР

40 делам изебретений и открытей (53) УДК 681. 326 (088.8) (72) Автор изобретения

В.Г.Терехов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ РИФРОВЫХ УЗЛОВ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах тестового контроля дискретных блоков на этапе технического контроля и при эксплуата5 ции, обеспечивая высокую достоверность контроля и сокращение времени проверки партии однотипных изделий.

Известно устройство для контроля

10 цифровых узлов, содержащее генератор тестов, выходы которого соединены с эталонным и контролируемым блоками, соединенными своими выходами с входами блоков сравнения, выходы ко15 торых соединены с входами блока ре-. гистрации и индикации (11.

К недостаткам известного устройства относятся низкая достоверность контроля в случае идентичных дефек20 тов в эталонном и проверяемом блоках и значительные затраты времени при контроле партии однотипных изделий.

Известно также устройство для контроля цифровых блоков; содержащее генератор тестов, выходы которого подключены к входу блока управления и к входам эталонного и контролируемых блоков, выходы которых через блоки сравнения подключены к блоку регистрации и индикации, выход и первый вход сумматора соединены соответственно с информационным входом и первым выходом регистра сдвига, вторые выходы которого подключены, через дешифратор исправности к входу индикатора исправности, а выходы блока управления соединены с управляющими входами генератора тестов и регистра сдвига (2j.

Недостатком этого устройства является то, что имеется возможность записи информации в регистр только из одного канала контролируемого блока, т.е. в устройстве отсутствует параллельная обработка выходного слова, что существенно увеличи911532 вает время контроля при последовательной обработке всех выходов контролируемого блока.

Наиболее близким техническим решением к предлагаемому является устройство для контроля цифровых блоков, содержащее генератор тестов, выходы которого подключены к входу блока управления и к входам эталонного и контролируемого блоков, выходы которых через блоки сравнения подключаются к блоку регистрации и индикации, выход и первый вход сумматора соединены соответственно с информационным входом и первым выходом регистра сдвига, вторые выходы которого подключены к дешифратору неисправностей и через дешифратор исправности к входу индикатора исправности, второй вход сумматора

20 соединен с выходом блока пирамидальной свертки, входы которого соединены с выходами эталонного блока, а выходы блока управления соединены с управляющими входами генератора тестов (3).

15

Работа известного устройства заключается в следующем.

При поступлении команды Пуск в блок управления, импульсы актовой частоты поступают на генератор тестов и на управляющий вход регистра сдвига. Генератор тестов выдает по всем выходам тестовые последовательности, поступающие на идентич35 ные входы эталонного и контролируемого блоков. !)тветные реакции этих блоков сравниваются между собой блоками сравнения. В случае рассогласования в каналах контроля сбои

40 регистрируют блок регистрации и индикации. При полном соответствии ответных реакций эталонного и контролируемого блоков на тестовые последовательности, срабатывает индика45 тор блока регистрации и индикации.

Выходные последовательности сигналов с эталонного блока преобразуются в одну последовательность сигналов при помощи блока пирамидальной свертки, после че1 о через сумматор записываются в регистр сдвига. Информация, которая переполняет регистр сдвига, поступает через сумматор на информа ционный вход регистра сдвига. Дешифратор исправности и индикатор исправности срабатывают при истинном зна— чении информации, записанной и регистр сдвига, а дешифратор неисправности перекодирует информацию в позиции неисправных элементов.

Однако в этом устройстве блок пирамидальной свертки не фиксирует искажение значений выходных сигналов эталонного блока на четном числе единиц, т.е. при подаче на вход блока тестового набора обнаруживается только такая неисправность, которая приводит к искажению значений выходных сигналов этого блока на нечетном числе единиц.

Таким образом, недостатком известного устройства является низкая достоверность контроля.

Цель изобретения — повышение достоверности контроля.

Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее генератор тестов, выходы которого соединены соответственно с информационными входами блока управления, со входами эталонного узла и со входами проверяемого узла, выходы которого соединены соответственно с первыми входами узлов сравнения, вторые входы которых соединены соответственно с выходами эталонного узла, выходы узлов сравнения соединены соответственно с информационными входами блока регистрации и индикации, установочный вход которого соединен с установочным входом первого регистра сдвига и является установочным входом устройства, управляющий вход устройства соединен с запускающим входом блока управления, выход которого соединен с управляющим входом генератора тестов, выход сумматора соединен с информационным входом регистра сдвига, выход последнего разряда которого соединен с первым входом сумматора, группа выходов регистра сдвига соединена соответственно со входами первого дешифратора и второго дешифратора, выход которого соединен со входом блока индикации, введен второй регистр сдвига и блок формирования синхросигналов, выход блока управления соединен со входом блока формирования синхросигналов, первый выход которого соединен с синхровходом второго регистра сдвига, управляющий вход которого соединен со вторым выходом блока формирования синхросигналов и с управляющим входом первого регистра сдвига, После того, как информация из регистра 12 сдвига последовательно передана на регистр 10 сдвига, с блока

4 управления поступает следующий импульс тактовой частоты, по которому генератор 1 тестов выдает следующее тестовое воздействие и работа повторяется. Процесс контроля заканчивается с поступлением на входы блоков 2 и 3 последнего тестового воздействия.

Информация.с выходов регистра 10 параллельно подается на дешифраторы 13 и 14. Причем, дешифратор

13 и индикатор 15 срабатывают при истинном значении информации, записанной в регистр 10, а дешифратор 14 перекодирует информацию (в случае искажения) в позиции неисправных элементов эталонного блока 2.

Блок 4 управления работает следукицим образом.

Перед началом работы по команде "Сброс" устройство приводится в исходное состояние, при котором

5 91153 г второй вход сумматора соединен с выходом последнего разряда второго реги стра сдвига, информационные входы которого соединены с выходами эталонного узла, установочный вход первого регистра соединен с установочным входом второго регистра сдвига.

Блок формирования синхросигналов содержит элемент ИЛИ и элемент задержки первый выход которого является 10 ! первым выходом блока, а остальные выходы элемента задержки соединены соответственно со входами элемента ИЛИ, выход которого является вторым выходом блока, вход которого соединен 15 с входом элемента задержки.

Блок управления содержит элемент

ИЛИ, элемент задержки, выход которого является выходом блока, запускающий вход которого соединен с первым 20 входом элемента ИЛИ, группа входов которого соединена с информационными входами блока управления, выход элемента ИЛИ соединен с входом элемента задержки.

На фиг. 1 изображена схема устройства, на фиг. 2 — схема блока управления.

Устройство содержит генератор 1 тестов, эталонный блок 2, контроли- 30 руемый блок 3, блок 4 управления, блоки 5 сравнения, блок 6 регистрации и индикации, блок 7 формирования синхросигналов, который включает элемент 8 задержки с несколькими выхода-З5 ми и элемент iUIH 9, первый регистр

10 сдвига, сумматор ll, второй регистр

l2 сдвига, дешифратор 13 исправности, дешифратор 14 неисправности и индикатор 15.

Блок 4 управления содержит эле-. мент ИЛИ 16 и элемент 17 задержки.

1

Устройство работает следующим образом. д 45

При поступлении команды "Пуск" в блок 4 управления импульсы такто" вой частоты с его выхода поступают на генератор 1 тестов и на вход блока 7 формирования синхросигналов.

Генератор 1 тестов выдает всем выходам тестовые воздействия, поступающие на идентичные входы эталонного 2 и контролируемого 3 блоков. Ответные реакции из блоков 2 и 3 сравниваются

55 между собой в блоках 5 сравнения.

В случае несогласования в каналах контроля сбои регистрирует блок 6 регистрации и индикации. При полном соответствии ответных реакций блоков 2 и 3 на тестовые воздействия срабатывает индикатор блока 6, Блок формирования синхросигналов срабатывает от импульса тактовой частоты, который поступает на вход элемента 8 задержки..Через интервал времени, достаточнык для завершения переходных процессов в эталонном блоке 2, после поступления тестовых воздействий на первом выходе . элемента 8 задержки возникает сигнал

"Запись", который поступает на регистр 12 сдвига. По этому сигналу информация с выходов эталонного блока

2 параллельно принимается в регистр

12 сдвига. Сигналы, возникающие на втором, третьем и так далее выходах элемента 8 задержки поступают на входы элемента ИЛИ 9, который осуществляет их объединение. С выхода элемента

KlM 9 сигналы "Сдвиг" подаются на управляющий вход регистра 10 сдвига, и на управляющий вход регистра 10 сдвига. По этим сигналам информация, записанная в регистре 12 сдвига, через сумматор 9 записывается в регистр

10 сдвига. Причем информация, которая переполняет регистр 10 сдвига, поступает с его первого выхода через сумматор 9 на информационный вход регистра 10.. 911532 8

55 на всех выходах генератора тестов устанавливаются нулевые значения сигналов. При поступлении команды "Пуск" (соответствующей единичному значению сигнала на шине пуска) на вход элемента ИЛИ 16, на его выходе образуется единичный сигнал, который подается,на вход элемента 17 задержки. С выхода элемента 17 задержки сигнал подается на вход генератора 1 тестов и на блок 7 формирования синхросигналов. Под воздействием этого сигнала генератор 1 тестов вырабатывает на своих выходах тестовое воздействие, представляющее собой комбинацию нулевых и единичных сигналов, а блок 7 формирует синхросигналы для управления работой регистров сдвига. Тестовое воздействие поступает на входы элемента HJIH 16.

Единичный сигнал с выхода элемента

ИЛИ 16 поступает на вход элемента . 17 задержки, который обеспечивает задержку этого сигнала на интервал времени, необходимый устройству для работы по одному тестовому воздействию. В дальнейшем задержанный сигнал с выхода элемента 17 подается на генератор 1 тестов, под воздействием которого последний формирует очередное тестовое воздействие. Работа устройства заканчивается, когда все тестовые воздействия сформированы и генератор 1 тестов выдает на все свои выходы нулевые значения сигналов.

Схема представляет собой возможный вариант построения блока 4 управления устройства для контроля цифровых блоков.

Таким образом, при контроле цифровых узлов предлагаемым устройством становится возможным проверять работоспособность одновременно двух блоков получая информацию о годности

I первого из .блоков, условно названного эталонным, по информации, записанной в первом регистре, а другого— по ответной реакции на входные тесты, сравниваемого с первым блоком.

При этом вероятность .обнаружения неисправностей не зависит от того, на четном или нечетном числе .эталонного блока проявилась та или иная неисправность. формула изобретения

1. Устройство для контроля цифровых уз.чов, содержащее генератор тес5

45 тов, выходы которого соединены соответственно с информационными входами блока управления, с входами эталонного узла и с входами проверяемого узла, выходы которого соединены соответственно с первыми входами узлов сравнения, вторые входы которых соединены соответственно с выходами эталонного узла, выходы узлов сравнения соединены соответственно с информационными входами блока регистрации, и индикации, установочный вход которого соединен с установочным входом первого регистра сдвига и является установочным входом устройства, управляющий вход устройства соединен с запускающим входом блока управления, выход которого соединен с управляющим входом генератора тестов, выход сумматора соединен с информационным входом регистра сдвига, выход последнего разряда которого соединен с первым входом сумматора, группа выходов регистра сдвига соединена соответственно с входами первого дешифратора и второго дешифратора, выход которого соединен с входом блока индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены второй регистр сдвига и блок формирования синхросигналов, причем выход блока управления соединен с входом блока формирования синхросигналов, первый выход которого соединен с синхровходом второго регистра сдвига, управляющий вход которого соединен с вторым выходом блока формирования синхросигналов и с управляющим входом первого регистра сдвига, второй вход сумматора. соединен с выходом последнего разряда второго регистра сдвига, информационные входы которого соединены с выходами эталонного узла, установочный вход первого регистра соединен с установочным входом второго регистра сдвига.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования синхросигналов содержит элемент ИЛИ и элемент задержки, первый выход которого является первым выходом блока, а остальные выходы элемента задержки соединены соответственно с входами элемента ИЛИ, выход которого является вторым выходом блока, вход которого соединен с входом элемента задержки.

911532

3. Устройство по п. 2, о т л и— ч а ю щ е е с я тем, что блок управления содержит элемент ИЛИ, элемент задержки, выход которого является выходом блока, запускающий вход которого соединен с первым вхо.— дом элемента ИЛИ, группа входов которого соединена соответственно с информационными входами блока управления, выход элемента ИЛИ соединен с входом элемента задержки.

Источники информации, принятые во внимание при экспертизе

1. Выбор контрольных кодов для проверки цифровых схем на сложных схемных платах. "Электройика". М., "Мир", 1972, № 15 с. 50 51

2. Локализация неисправностей ,в микропроцессорных системах при помощи шестнадцатиричных ключевых кодов. — Электроника", М., "Мир", 1О 1977, № 5, с. 23-27, 3. Авторское свидетельство СССР

¹ 706849, кл. G 06 F 15/46, опублик. 1979 (прототип).

9)1532

Составитель Н.Торопова

Редактор М.Дысогорова Техред A. Ач Корректор Г.Огар .Заказ 1130/41 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4