Устройство для контроля логических узлов

 

!

Ф. Ф. Шнайдер, A. Г. Ташлинский и В. П. Туробов (72) Авторы изобретения (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ

УЗЛОВ

Изобретение относится к области автоматики и вычислительной техники.

Известно устройство, содержащее регистр теста, формирователи входных и выходных сигналов, комму1;атор и блок сравнения 11).

Недостатком этого устройства является то, что оно не обеспечивает подачу на входы проверяемого логического узла управляющих сигналов, задержанных относительно момента изменения потенциаль. ных сигналов тестовой информации.

Известно также устройство $2), содержащее запоминающее устройство (ЗУ), регистр теста, устройство записи, первым входом подключенное к выходу ЗУ, а выходом - ко входу регистра теста, последо1S вательно соединенные первый элемент за» держки, формирователь входного воздействия, второй элемент задержки и формирователь строб-импульса, а также ячейки по числу разрядов, каждая из которых

20 состоит из устройств сравнения, переключателя, элемента И, входного формирователя, выходом подключенного к первому

2 входу устройства сравнения, выходного формирователя, вход которого подключен ко второму входу устройства сравнения, а выход — через переключатель ко входу входного формирователя и к соответствующему контакту проверяемого узла. Управляющие входы всех устройств сравнения объединены и подключены к входу форми . рователя строб-импульса. Первые входы элементов И подключены к входу формирователя входного воздействия, а второй вход устройства записи и вход первого элемента задержки соединены с управляющим входом устройства для контроля узы

JIoB ЭВМ.

Недостатком этого устройства являет:ся то, что в случае необходимости смены каналов с импульсными воздействиями на потенциальные и наоборот оно имеет низкое быстродействие, связанное с необходимостью установки переключателей.

Целью изобретения является повышение быстродействия.

888127

Поставленная цель достигается тем, что в устройство для контроля логических узлов, содержащее блок памяти, блок записи, регистр теста, два элемента задержки, формирователь входного вознействия, формирователь стробирования, группу ячеек, каждая из которых содержит элемент И, переключатель, элемент сравнения, входной формирователь, выходной формирователь, причем выход блока памя- 10 ти соединен с информационным входом блока записи, управляющий вход которо-, го соединен со входом первого элемента ,задержки и является информационным вхо;дом устройства, выход первого элемента

,задержки соединен со входом формирова теля входного воздействия, выход которого соединен со входом второго элемента задержки и с первым управляющим входом каждого элемента И, выход второго

20 элемента задержки соединен со входом формирователя стробирования, выход которого соединен с управляющим входом элемента сравнения каждой ячейки, пер.вый информационный вход которого сое25 динен соответственно с выходом выходного формирователя, а второй информационный вход каждого элемента сравнения соединен с выходом входного формирователя той же ячейки, вход которого соединен с соответствующим контактом провеЗо ряемого узла и с выходным контактом переключателя той же ячейки, входной контакт которого соединен с выходом выходного формирователя той же ячейки;; выход блока записи соединен со входом 35 регистра теста, управляющие выходы которого соединены соответственно со вторыми управляющими входами каждого элемента И, в каждую ячейку введен элемент сложения по модулю два, первый вход 40 которого соединен с выходом элемента

И, второй вход - с информационным -выходом регистра теста, а выход элемента с входом выходного формирователя.

Функциональная схема устройства для контроля логических узлов и проверяемый! узел 1 показаны на чертеже.

Устройство для контроля логических узлов содержит блок памяти 2, регистр теста 3, блок записи 4, элемент задерж ки 5, формирователь входного воздействия 6, элемент задержки 7 и формирователь стробирования 8. Устройство содержит также ячейки 9 по числу разрядов, каждая из которых состоит из элемента" сравнения 10> переключателя 11, выход« ного формирователя 12, входного форми4 рователя 13, элемента И 14 и элемента сложения по модулю два 15.

Устройство работает следующим образом.

Проверяемый узел 1 имеет И контактов, каждый из которых может быть входным или выходным, что фиксируется соответствено замкнутым или разомкнутым положением переключателя 11. На каждый контакт может быть подана информация потенциальная или импульсная.

По сигналу управления с входа 16 устройства тестовая информация из блока памяти 2 через блок записи 4 поступа-! ет в регистр теста 3.

Каждый канал регистра теста 3 имеет два разряда, первый из которых является информационным, второй — управляющим, Управляющий разряд определяет, какой сигнал будет подан на вход проверяемого узла в данном тесте. Логическая единица соответствует импульсному сигналу, логический нуль — потенциальному.

Логический нуль должен присутствовать на всех управляющих разрядах теста, соответствующих выходам логического устройства и незадействованным контактам.

Информационный разряд задает логи-. ческий уровень, подаваемый на вход проверяемого узла, если данный контакт этого узла, потенциальный, импульс, если контакт импульсный и эталонную информацию, если контакт выходной.

Если на выходе информационного разряда — логический нуль, то полярность импульса на выходе элемента сложения по модулю два совпадает с полярностью входного импульса, если на выходе разряда — логическая единица, то полярность импульса на выходе элемента сложения по модулю два инверсна входному импульсу.

Логические сигналы с информационных разрядов регистра теста- 3 через элемент сложения по модулю два поступают на выходы формирователя 12 и элемента сравнения 10, Если переключатель 11 разомкнут, то

I на второй вход элемента сравнения 10 поступает логический уровень с выхода проверяемого узла. Если переключатель

11 замкнут, то через формирователь 12 сформированный логический уровень поступает на вход проверяемого узла и через формирователь 13 на второй вход схемы сравнения 10. Через промежуток времени, определяемый элементом задержки 5, формирователь входных воздействий 6 фор888127 мирует на входах элемента И 14 импульс, который проходит лишь через те элементы И 14, на управляющем входе которогологическая единица. Далее импульс посту пает на вход элемента сложения по модулю два, и затем импульс необходимой полярности с выхода элемента 15 поступает через формирователь 12 и переключатель 11 на вход проверяемого узла. Сигнал с выхода формирователя 6 через эле- <4 э мент задержки 7 поступает также на фор» мирователь 8, импульс с выхода которого поступает на входы элементов сравнения

10, контролируя состояние выходов в определенный момент времени внутри интер- 15 вала подачи тестов.

Длительность стробирующих импульсов меньше, чем длительность импульсов вход-, ных воздействий, Это позволяет повысить быстродейст- 20 вие в случае необходимости смены каналов с импульсными сигналами на потенциальные и наоборот, что достигается за счет программного управления режимом работы каналов и полярностью импульсов. 25 о формула изобретения

Устройство для контроля логических узлов, содержащее блок памяти, блок записи, регистр теста, два элемента задержки, формирователь входного воздействия, формирователь стробирования, группу ячеек, каждая из которых содержит элемент И, переключатель, элемент. сравнения, входной формирователь, выходной формирователь, причем выход блока памяти соединен с информационным входом блока записи, управляющий вход которого соединен .со входом первого элемента задержки и является управляющим входом устройства, выход первого элемента задержки соединен со входом формирователя входного воздействия, выход которого соединен со входом второго элемента задержки и с первым управляющим входом каждого элемента И, выход второго элемента задержки соединен со входом формирователя стробирования, выход которого соединен с управляющим входом элемента . сравнения каждой ячейки, первый информационный вход которого соединен с выходом, выходного формирователя той же ячейки, а второй информационный вход каждого элемента сравнения соединен соответственно с выходом входного формирователя той же ячейки, вход которого соединен с соответствующим контактом проверяемого узла и с выходным контактом переключателя той же ячейки, входной контакт которого соединен с выходом выходного формирователя, выход блока записи соединен с входом регистра теста, управляющие. выходы которого соединены соответственно с

I управляющими входами каждого элемента

И, отличающееся тем, чтоо с целью повышения быстродействия, в каждую ячейку введен элемент сложения по модулю два, первый вход которого соединен с выходом элемента И, второй вход — с информационным выходом регистра теста, а выход — с входом выходного формирователя.

И сто чники информации у принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 390526, кл. G 06 F 11t04, 1973.

2. Авторское свидетельство СССР

¹ 656065, кл. С 06 F 11/04, 1979 (прототип ) .

888127

Составитель Н. Торопова

Редактор Л. Утенина Техред А. Ач Корректор Е. Рошко

Заказ 10726/14 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская на6., д. 4/5, Филиал ППП Патент, г. Унтород, ул, Проектная, 4