Система обработки информации

 

(ii)922712

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6!) Дополнительное к авт. свид-ву (22) Заявлено 010378 (21) 2604988/18-24 (31) hh; Kn.3 с присоединением заявки N

G 06 F 3/04

Государственный комитет

СССР по делам. изобретений и открытий (23) Приоритет

t S3) УДК 6 2-7 83.

° 673 (088. 8) Опубликовано 2304.82. Бюллетень ¹15 э

Дата опубликования описания 230482 (72) Авторы изобретения

А.В.Филин, А.А.Солохин, Ю.А.Степченков и A.Н.Кабалевский

Институт электронных управляющих машин (73 ) Заявитель (54) CHCTEMA ОБРАБОТКИ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике, в частности.к сложным цифровым системам обработки информации (СОИ) со множеством устройств . ввода-вывода.

Создание эффективных СОИ приводит к увеличению числа устройств, под-

- Këþ÷àåìûõ к системе. Однако неограниченно наращивать число устройств нельзя из-за ограниченных возможнос- тей нагрузочной способности и геометрической длины канала связи, соединяющего устройства системы.

Известна СОИ, содержащая процессор, магистральный канал связи, one- 15 ративное запоминающее устройство, устройства ввода-вывода fl) и (21 .

Недостатком этой системы является низкое быстродействие и невысокая нагрузочная способность канала связи.

Наиболее .близким техническим решением к изобретению является система обработки информации,.содержащая процессор, соединенный первой инфор- 25 мационно-управляющей шиной с оперативным запоминающим устройством, устройствами ввода-вывода первой группы и с расширителями шин, первой шиной запросов передачи — с устройствами 30 вйода-вывода первой группы и с рас- ширителями шин, устройства вводавывода второй группы, соединенные с расширителями шин второй шиной запросов передачи, второй информационно-управляющей шиной и второй однонаправленной шиной разрешения пере дачи, процессор первой однонаправленной шиной разрешения передачи соединен с устройствами. ввода-вывода первой группы И1.

Недостатком такой системы является относительно низкое быстродействие при увеличении числа устройств в системе, обусловленное увеличением времени обмена между устройствами, расположенными на разных секциях канала связи.

Цель изобретения — повышение быстродействия системы.

Поставленная цель достигается тем, что система содержит последовательно соединенные периферийные арбитры, соединенные G соответствующими расширителями шин, вход первого пери ферийного арбитра подключен к выходу устройства ввода-вывода первой группы. Кроме того, периферийный арбитр содержит. блок приемников, регистр запросов передачи, коммутатор, 922712

t0 Процессор 4 совместно с оперативным запоминающим устройством 5, первой и второй информационно-управляю- щими шинами 7 и 11, шинами 8, 10, 9 и 12, периферийными арбитрами 2 и расширителями 1 шин осуществляет обработку данных.

Рассмотрим теперь принцип работы периферийного арбитра 2 в соответстствии с фиг.2.

В исходном состоянии отсутствуют сигналы на входах блока 13 приемников. Соответственно нет управляющих сигналов и на входах коммутатора 16, и, вследствие этого, отсутствуют сигналы на выходах первого и второго блоков 17 и 18 передатчиков соответственно. Состояние входов периферийного арбитра 2 безразлично.

Предположим, что одно из устройств б требует ресурсы системы, формируя

30 сигнал "Запрос передачи". -Этот" сигнал достигает расширителя l шины и транслируется последним на первую шину

8 запросов передачи ° Сигнал "Запрос передачи", распространяясь в первой

35 шине 8 запросов передачи, достигает процессора 4. Процессор 4 производит арбитраж (выделение запроса, имеющего высший приоритет) и, если позволяют условия, формирует сигнал на

4О соответствующей линии первой однонаправленной шины 9 разрешения передачи, который достигает входа периферийного арбитра 2 - входа блока 13 приемников.. Пройдя через блок 13 приемников, сигнал "Разрешение передачи" поступает в синхронизатор

14 и на коммутатор 16. B результате " этого последний настраивается в соответствии с приоритетом поступив5О шего сигнала "Разрешение передачи".

Синхронизатор 14, который запускается каждый раэ с приходом одного из сигналов группы "Разрешение передачи" осуществляет запись в регистр 15 запросов передачи запросов бт устройств

6 ввода-вывода второй группы. Через некоторое время, определяемое синхронизатором 14, последним формируется сигнал на управляющем входе коммутатора 16, который производит анализ

4 одного из триггеров регистра 15 запросов передачи в состветствии с предыдущей настройкой коммутатора 16.

Если этот триггер установлен в состояние логической "1", то сигнал

65 два блока передатчиков и синхронизатор, вход которого соединен с выходом блока приемников и первым входом коммутатора, первый выход — с входом регистра запросов передачи, второй выход — с вторым входом коммутатора, третий вход которого подключен к выходу регистра запросов передачи, выходы — соответственно к входам первого и второго блока передатчиков.

На фиг.l представлена блок-схема системы 6бработки информации; на фнг.2 — блок-схема периферийного арбитра.

Система обработки информации содержит расширители 1 шин, периферийные арбитры 2, устройства 3 вводавывода первой группы, процессор 4, оперативное запоминающее устройство

5, устройства б ввода-вывода второй группы, первая информационно-управляющая шина 7, первая шина 8 запросов передачи, первая однонаправленная шина 9 разрешения передачи, вторая шина 10 запросов передачи, вторая информационно-управляющая шина 11, вторая однонаправленная шина 12 разрешения передачи., блок 13 приемников, синхронизатор 14, регистр 15 запросов передачи, коммутатор 16, первый блок .7 передатчиков, второй блок 18 передатчиков.

Система работает следующим образом.

Источником сигналов по первой однонаправленной шине 9 разрешения передачи является центральный процессор 4.

Последовательно распространяясь чеРез устройства 3 ввода-вывода первой группы, сигнал разрешения передачи производит выбор только одного устройства среди устройств, требующих обслуживание. Этот сигнал, поступая на вход первого устройства 3 первой группы, подвергается анализу, и в случае требования устройством обслуживания ему дается право пользоваться ресурсами системы. В противном случае сигнал разрешения передачи поступает на следующее .устройство 3 ввода-вывода первой группы. При этом последовательный характер распространения укаэанного сигнала действителен только в пределах устройств первой и второй однонаправленных шин 9 и 12 разрешения передачи соответственно.

Сигналы разрешения передачи являются реакцией процессора на йоступаю щие в него сигналы запросов передачи от устройств 3 и 6 системы по первой и второй шинам 8 и 10 запросов передачи соответственно.

Процессор выделяет запрос высшим приоритетом и формирует сигнал разрешения передачи. Этот сигнал проходит через все устройства 3 ввода-вывода первой группы и, если среди ник не оказалось устройства,.которому предназначен этот сигнал, достигает входа первого. периферийного арбитра

2. Назначение его состоит в том, чтобы определить, находятся ли устройство — приемник сигнала разрешения передачи на второй однонаправленной азине 12 передачи.

"Разрешение передачи" проходит через

922712 второй блок 18 передатчиков и затем транслируется через расширитель 1 шины на вторую однонаправленную шину

12 разрйаения передачи.

Таким образом, периферийный арбитр запрещает дальнейшее распространение сигнала в первой однонаправ(ленной шине 9 разрешения передачи и производит его трансляцию во вторую однонаправленную шину 12 разрешения передачи. 10

Допустим, что источником сигнала ® Запрос передачи", поступившего в процессор 4 является одно из устройств

6 ввода-вывода второй группы, подк енных к другому ра рителю 1 15 шин. В этом случае к моменту записи в регистр 15 запросов передачи на соответствующей линии его входной ин-. формационной шины сохраняется уровень логического "0" (отсутствие сигнала

"Запрос передачи"). Поэтому соответствующий триггер устанавливается в состояние логического "0", и в этом случае сигнал "Разрешение передачи" проходит на соответствующую линию выходной шины первого блока 17 передат- 25 чиков. В результате периферийный арбитр 2 Осуществляет трансляцию сиг" нала разрешения передачи к расширителю 1 шин (фиг.l). Число линий в соответствующих шинах периферийного ар- Зр битра 2 и разрядность регистра 15 запросов передачи равна числу приоритетных линий в системе обработки данных.

Система обработки информации характеризуется более высоким быстродействием, так как при увеличении числа расширителей в системе не происходит увеличение цикла связи между устройствами и времени идентификации устройств. В результате, появляется воэможность создания. сложных систем с широкими воэможностями, характеризующимися большим ,числом устройств и полной загрузкой процессора и памяти (т.е.высокой про- 45 изводительностью).

Кроме того, значительно улучшены условия компоновки устройств в системе и обеспечена воэможность произвольного распределения устройств 50 вдоль канала связи.

Формула изобретения

1. Система обработки информации, содержащая процессор, соединенный первой информационно-управляющей шиной с оперативным запоминающим устройством, устройствами ввода-вывода первой группы и с расширителями шин, первой шиной запросов передачи - с устройствами ввода-вывода первой группы и с расширителями шин, устройства ввода-вывода второй группы, соединенные с расширителями шин, второй шиной запросов передачи, второй информационно-управляющей шиной, однонаправленной шиной разрешения передачи, процессор первой однонаправленной шиной разрешения передачи соединен с устройством ввода-вывода первой группы, отличающаяся тем, что, с целью повышения быстродействия системы, она содержит после" довательно соединенные периферийные арбитры, соединенные с соответствующими расширителями шкн, вход первого периферийного арбитра подключен к выходу устройства ввода-вывода первой группы.

2. Система -по п.l, о т л и .ч а ющ а я с я тем, что периферийный арбитр содержит блок приемников, регистр запросов передачи, коммутатор, два блока передатчиков и синхронизатор, вход которого соединен с выходом блока приемников и первым входом коммутатора, первый выход — с входом регистра запросов передачи, второй выход — с вторым входом коммутатора, третий вход которого подключен к выходу регистра запросов передачи, выходы - соответственно к входам первого и второго блока передатчиков

Источники информации, принятые во внимание при экспертизе

1. Филин A.B., Солохин А.A. Организация обработки прерывания в системном интерфейсе. Технические сред- ства миниэвм (Труды ИНЭУМ) ° M., "Общая шина", 1977, вын. 61.

2. Технические средства миниэвм (труды ИНЭУМ). М., 1977, вып. 61.

3. Авторское свидетельство СССР

9 526936, кл. G 06 F 3/00, 1976 (прототип).