Формирователь адресных токов

 

Союз Советских

Социалистических

Респубпмм

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К ABTOPCKOkhY СВИДЕТЕЛЬСТВУ (и)924752 (6t ) Дополимтельное к авт. свмд-ву (5l )lVL. Кл. (22)Заявлено 06.08. 79 (21) 2806287/18-24 с присоединением заявки МС 11 С 8/00 Ьеуда етекииый кемитет

СССР ао делам иаебретеиий и открытий (23)Приормтет«ублмковано 30,04. 82. Бюллетень М 16

Дата опубликования описаимя 30. 04. 82 (5З) УДК 681 ° 327 °.6 (088. 8) (72) Авторы изобретения

А. С. Горшков, Е. Ф. Науман, lP. Д. Шумкин и В. И. Служеникин (71) Заявитель (54) ФОРМИРОВАТЕЛЬ АДРЕСНЫХ ТОКОВ

Изобретение относится к вычисли-. тельной технике и может быть использовано в магнитных оперативных запоминающих устройствах (МОЗУ ) цифровых вычислительных. машин.

Известен формирователь адресных токов, содержащий общие потенциально связанные ключи для чтения и записи, опорные ключи тока, ключи для перезарядки паразитных емкостей, диодные ключи, генераторы тока, дешифратор и регистр адреса. . Формирователь адресного тока экономит ключи тока примерно в два раза Д).

К недостаткам формирователя адресного тока относятся электрическая привязка ключей адресных токов к нулевому потенциалу, потребление мощности в статическом режиме потенционально связанными ключами, а также наличие большого числа ключей и диодов, включенных последовательно с нагрузкой, что нарушает условие стабилизации адресных токов в шинах накопителя.

Наиболее близким к предлагаемому является формирователь адресных токов, содержащий группы трансформаторных ключей, в которых начала первичных обмоток подключены к соответ> ствующим выходам первой группы токо,вых ключей, а концы - к анодам диодов, эмиттеры транзисторов .первого и второго ключа и коллекторы транзисторов третьего и четвертого ключа со" единены с первой группой выходов, эмиттеры транзисторов третьего и четвертого ключа объединены во всех группах трансформаторных ключей и соединены с первым выходом второй группы выходов, коллекторы транзисторов первого и второго ключа объединены во всех группах трансформатор ных ключей и соединены со вторый выходом второй группы выходов, первые и вторые входы двух групп токовых ключей подключены к источни92475

Поставленная цель достигается тем, что формирователь адресных токов, содержащий группы ключей, состоящих из трансформатора, транзистора и диода, в которых начала первичных обмоток трансформаторов подключены к соответствующим выходам токовых ключей первой группы, а концы - к анодам диодов, эмиттеры транзисторов первого и второго ключей и коллекторы гранзисторов третьего и четверто« го ключей соединены с выходами первой группы выходов формирователя адресных токов, эмиттеры транзисторов третьего и четвертого ключей каждой группы объединены и соединены с первым выходом второй группы выходов формирователя адресных токов, коллекторы транзисторов первого и второго ключей каждой группы объединены и соединены с вторым выходом второй группы выходов формирователя адресных токов, первые и вторые вхо ды двух групп токовых ключей под-.. ключены к источникам питания, третий вход каждого токового ключа первой группы подключен к соответствующему выходу дешифратора, входы которого подключены к выходам старших разрядов регистра адреса, третий вход каждого токового ключа второй группы подключен к соответствующим 55 выходам логического блока, первый и второй входы которого соединены с соответствующими входами формировате30

3 кам питания, третьи входы первой группы токовых ключей подключены к выходам дешифраторов, входы которого подключены к выходам старших разрядов регистра адреса, третьи входы второй группы токовых ключей подключены к выходам логического блока, первые и вторые входы которого соединены с первым и вторым входами формирователя (21. 1О

Недостатком данного формирователя адресных токов является то, что для управления каждым трансформаторным ключом втекающего и вытекающего тока используется свой токовый 15 ключ, подключенный к соответствую-, щему выходу дешифратора,. и дополнительно два общих токовых ключа, управляемые логическим блоком. Все это приводит к увеличению объема оборудо; 2в вания формирователя адресных токов.

Цель изобретения - повышение надежности адресного формирователя.

2 4 ля адресных токов, к третьему и четвертому входам логического блока подключены соответственно инверсный и прямой выходы младшего разряда регистра адреса, при этом каждый из выходов токовых ключей второй группы подключен к соответствующим катодам диодов.

Кроме того, логический блок содержит четыре элемента И и четыре элемента НЕ, выходы элементов И соединены с входами соответствующих элементов НЕ, выходы которых соединены с выходами логического блока, первые входы первого и второго элементов И соединены с четвертым входом логического блока, первые входы третьего и четвертого элементов И объединены и являются третьим входом логического блока, вторые входы первого и третьего элементов И объединены и являются вторым входом логического блоka вторые входы второго и четвертого элементов И объединены и являются первым входом логического блока.

На фиг. 1 изображен предлагаемый формирователь, принципиальная схема; на фиг, 2 - логический блок, принципиальная схема.

Формирователь адресных токов содержит. восемь групп ключей 1 втекающего и вытекающего токов, первую группу токовых ключей 2, вторчю группу токовых ключей 3, источники

4 и 5 питания токовых ключей, логический блок б, дешифратор 7, регистр

8 адреса, второй вход адресного формирователя 9 и первый вход адресно-. го формирователя 10, первый и второй выходы 11 и 12 второй группы выходов адресного формирователя, которые служат для подключения генератора тока и источчика напряжения для формирования координатных токов чтения или записи, шину нулевого 13 потенциала.

Каждая группа ключей 1 содержит четыре транзистора ключа 14 (два втекающего и два вытекающего тока) с трансформаторами 15 в цепи управления, первичные обмотки 1б которых имеют начало 17 и конец 18, четы" ре диода 19.

Первая группа токовых ключей 2 содержит восемь токовых ключей 20, Вторая группа токовых ключей 3 содержит четыре токовых ключа 21. Логический блок б содержит четыре элемента И 22 и четыре элемента НЕ 23.

924752

На чертеже (фиг. 1.) у дешифратора

7 для простоты показано два выхода, однако предлагаемая схема имеет дешифратор 7 с восемью выходами.

Начала 17 первичных обмоток 16 трансформаторов 15 каждой группы трансформаторных ключей 1 подключены к выходу соответствующего токово го ключа 20 первой группы токовых ключей 2. Концы 18 первичных обмоток 16 подключены к анодам диодов

19. Катоды диодов 19 одноименных трансформаторных ключей 14 всех групп трансформаторных ключей I объединены между собой и подключены к выходу соответствующего токового ключа

21 второй группы токовых ключей 3.

Эмиттеры транзисторов первого и второго ключа 14 и коллекторы транзисторов третьего и четвертого ключа

14 в каждой группе трансформаторных ключей 1 соединены с первой группой выходов формирователя. Эмиттеры транзисторов третьего и четвертого ключа 14 объединены во всех группах трансформаторных ключей 1 и соедине ны с первым выходом 11 второй группы выходов формирователя. Коллекторы транзисторов первого и второго ключа 14 объединены во всех группах зо трансформаторных ключей 1 и соединены со вторым выходом 12 второй группы выходов формирователя. Первые и вторые входы токовых ключей

20 и 21 в двух группах токовых ключей 2 и 3 подключены соответственно к источникам 4 питания и 5. Третьи входы токовых ключей 20 первой группы токовых ключей 2 подключены к выходам дешифратора 7. Третьи. входы 4о токовых ключей 21 второй группы токовых ключей 3 подключены соответственно к выходам логического блока 6. К входам дешифратора 7 подключены выходы старших разрядов регистра 8 адреса. Первый и второй входы логического блока 6 соединены с первым 10 и вторым 9 входами формирователя. К третьему и четвертому входам логического блока 6 подключены соответственно инверсный и прямой выходы младшего разряда регистра 8 адреса.

В логическом блоке 6 выходы элементов И 22 соединены со входами соответ- 5 ствующих элементов НЕ 23, выходы которых соединены с выходами логическ о блока 6. Первые входы первого и второго элементов И 22 объединены я соединены с четвертым входом логического блока 6. Первые входы третьего и четвертого элементов И 22 объединен ны и соединены с третьим входом поги еского блока 6. Вторые входы пер вого и третьего элементов И 22 объединены и соединены со вторым входом логического блока 6. Вторые входы второго и четвертого элементов И 22 объединены и соединены с первым входом логического блока 6.

Формирователь адресных токов работает следующим образом.

Адрес со старших разрядов адреса регистра адреса 8 подается на вход дешифратора 7, на выбранном выходе которого формируется сигнал отрицательной полярности, обеспечивающий открывание одного токового ключа 20 в первой группе токовых ключей

2. Выход каждого токового ключа 20 подключен к началам 17 первичных обмоток 16 определенной группы трансформаторных ключей 1. Открытий, таким образом, токовый ключ 20 осуществляет выбор одной группы трансформаторных ключей 1. Выбор одного ключа

14 в каждой группе трансформаторных ключей 1 осуществляется с помощью токовых ключей 21 второй группы токовых ключей 3, выходы которых подключены к катодам диодов 19, аноды которых подключены к концам 18 первичных обмоток 16 одноименных ключей 14 во всех группах трансформаторных ключей

1. Управление токовыми ключами 21 осуществляется логическим блоком 6, первый и второй входы которого под ключены соответственно к первому и второму входам формирователя 10 и 9.

На первый и второй входы формирователя,10 и. 9 подаются последовательно сигналы признака операции паложитель« ной полярности, т.е. на один из входов сигнал операции "Чтение", а на другой сигнал операции "Запись". К третьему и четвертому входам логи" ческого блока подключены соответст-:. венно инверсный и прямой выходы младшего разряда регистра адреса 8.

В зависимости от состояния входов логического блока 6 на одном выходе его формируется сигнал отрицательной полярности, который обеспечивает открывание одного токового ключа 21 во второй группе токовых ключей 3. При этом от источ9247 2

Сопоставительный анализ предлагаемого формирователя адресных токов с известным позволяет сделать вывод о .том, что сокращение единиц обору45 дования токовых ключей можно рассчитать по формуле и = 2" - 2 — 2

1 где N - количество сэкономленных еди50 ниц оборудования токовых клю" чей;

- количество информационных разрядов адреса.

Экономия оборудования в предлагаемом формирователе адресных токов в целом по сравнению с известным составляет более, чем 30 ;. и, вследствие этого, повышается надежность. ника напряжения 5 (положительной полярности ) через открытый токовый ключ 20, первичную обмотку 16, диод 19, открытый токовый ключ 21 к шине нулевого потенциала 13 протекает ток возбуждения, который обес. печивает открывание одного ключа 14 в выбранной группе трансформаторных ключей 1, Диод 19 включен сог-, ласно направлению протекания тока возбуждения, т.е. анод подключен к концам 18 первичных обмоток 16, а катод к выходу определенного токового ключа 21..

Диод 19 обеспечивает разделение цепей протекания тока возбуждения и обеспечивает однозначность (согласно коду адреса и признаку операции ) протекания тока возбуждения, а следовательно, и однозначность выбора трансформаторного ключа 14 (втекающего или вытекающего тока), который обеспечивает подключение.. к нагрузке первого 11 или второго

1 2 выходов формирователя, к которым подключается генератор тока и источник напряжения, необходимые для формирования координатных токов чтения или записи. Длительность данных токов оПределяется длительностъю сигналов "Чтение" и Запись

Предлагаемое изобретение направлено 8 сокращение единиц оборудования токовых ключей и повышение надежности формирователя. Достигается .это за счет совмещения опре.деленным образом функций .токовых ключей для трансформаторных ключЖ втекающего и вытекающего тока.

Формула изобретения

l. Формирователь адресных токов, содержащий группы ключей, состоящих из трансформатора, транзистора и диода, в которых начала первичных обмоток трансформаторов подключены к соответствующим выходам токовых ключей первой группы, а концы -.к анодам диодов, эмиттеры транзисторов первого и второго ключей и коллекторы транзисторов третьего и четвертого ключей соединены с выходами первой группы выходов формирователя адресных токов, эмиттеры транзисторов третьего и четвертого ключей каждой группы объединены и соединены с первым выходом второй группы выходов

Формирователя адресных токов, коллекторы транзисторов первого и второго ключей каждой группы объединены и соединены с вторым выходом второй группы выходов формирователя адресных токов, первые и вторые входы двух групп токовых ключей подключены к источникам питания третий вход каж) дого токового ключа первой группы подключен к соответствующему выходу дешифратора, входы которого подключены к выходам старших разрядов регистра адреса, третий вход каждого токового ключа второй группы подключен к соответствующим выходам логического блока, первый и второй входы которого соединены с соответствующими входами формирователя адресных токов, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности Формирователя, к третьему и четвертому входам логического блока подключены соответственно инверсный и прямой выходы младшего разряда регистра адреса, при этом каждый из выходов токовых ключей второй группы подключен к соответствующим катодам диодов.

2. Формирователь по и. 1, о т л ич а ю. шийся тем, что логический блок содержит четыре элемента И и четыре элемента НЕ, выходы weментов И соединены с входами соответствующих элементов НЕ, выходы которых соединены с выходами логического блока, первые входы первого и второго элементов И соединены с четвертым входом логического блока, первые входы третьего и четвертого элементов И объединены и являются тое9. 924752 10 тьим входом логического блока, вторые !. Васин А. И., Грабаров В. С. и входы первого и третьего элементов Агошков 8. И. "Особенности поьтрое И объединены и являются вторым вхо- ния адресных коммутаторов на микродом логического блока, вторые входы схемах для магнитных ЗУ", "Вопросы . второго и четвертого элементов И объ- радиоэлектроники", выпуск 3, 1978, единены и являются первым входом с. 24-29, рис. 2,3. логического блока. 2. Авторское свидетельство СССР

Источники информации, N 585544, кл. G 11. С 8/00, 1978 принятые во внимание при экспертизе (прототип).

924752

Составитель В. Гордонова

Техред M.Ãåðãåëü Корректор И. Коста

Редактор Ю. Середа

У

Подписное филиал ППП "Патент", t . Ужгород, ул. Проектная, 4

Заказ 2826/б9 Тираж 624

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5