Устройство для сопряжения

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик („)926645 (Я) Дополнительное к авт. свид-ву 9 736086 (22) Заявлено 23.06. 80 (21) 2945073/18-24 с присоединением заявки №(23) ПриоритетОпубликовано 0705,82. Бюллетень ¹ 17

Дата опубликования описания 07.05.82 (54) M Кп з

G F 3/04

Государственный комитет

СССР по делам изобретений и открытий (531УДК 681.325 (0.88. 8) (72) Авторы изобретения Г

С. В. Иванов, Ю.М. Корбашов, В.И. Усков," и A.Ã. Хлюпин

J 1 (73) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЦВМ с внешними устройствами.

По основному авт. св. 9 736086 известно устройство для сопряжения, содержащее подканалы абонента, блок приоритета, блок синхронизации, регистр готовности програмьаа, коьиутатор информации, блок контроля по модулю, регистр обмена, первые вход и выход которого являются соответственно первыми информационнымн входом и выходом устройства, блок управле. ния обменом, первые вход и выход которого являются соответственно первыми управляющими входом и выходом устройства, а вторые вход и выход подключены соответственно. к первым выходу и входу блоха синхронизации, второй и третий выходы которого соответственно подключены к первым входам подканалов абонента и управляющему входу блока приоритета, входы запросов и выходы разрешения которого соединены соответственно с первыми выходами и вторыми входами соответствующих подканалов абонента, третьи входы которых подключены к управляющим выходам регистра готовности программа, подключенного информациониьвж входами н выходами со-,,ответственно ко вторым выходу и входу регистра обмена, а управляющим входом - к четвертому выходу блока синхронизации, пятый выход которого соединен с третьим входом блока контроля по модулю, подключенного первыми входом и выходом соответственно к третьим выходу и входу регистра обмена, а вторым входом — к третьему выходу блока управления, . четвертый выход которого подключен к пятому входу регистра обмена, четвертые выход и вход которого соединены соответственно с информационными входом и выходом коммутатора информации, управляющий вход которого подключен к шестому выходу блока синхронизации, а выходы и входы группы информационных входов и выходов и входы группы адресных входов . соединены соответственно с четвертыми входами, вторыми и третьими выходами соответствующих подканалов абонентов, информационные входы и выходы и управляющие входы и выходы которых являются соответственно втосыми информационными входами и выходами устройства, а каждый подка926645 нал абонента содержит узел управле ния, регистр служебных сигналов, первые вход и выход которого соединены соответственно с первыми выходом и входом узла управления, а вторые выход и вход являются соответственно управляющими выходом и входом подканала, коммутатор типа передачи, первые вход и выход которого соединены соответственно с первым выходом и входом регистра обмена подка- 10 нала, а вторые вход и выход являются соответственно информационными входом и выходом подканала, вторые вход и выход регистра обмена являются соответственно четвертым входом и вто- 15 рым.выходом подканала, элемент И, первый вход которого является третьим входом подканала, а выход соединен со вторым входом узла управления, третий и четвертый выходы которого соединены соответственно с третьими входами коммутатора типа передачи и регистра обмена подканала, а пятый выход - с третьим выходом подканала, триггер готовности, соединенный входом и выходом соответственно с шестым выходом узла управления и с первым выходам подканала, и элемент ИЛИ, входы которого являются соответственно первым и вторым входами подканала, а. выход соединен со вторым входом элемента И (13.

Недостаток устройства — низкая достоверность обмена информацией, что обусловлено отсутствием контроля передачи информации межцу процессоромз и периферийными устройствами контроля работоспособности отдельных, узлов и устройства в целом.

Цель изобретения - повышение достоверности обмена информацией. 40

Поставленная цель достигается тем, что в устройство введены два регистра неисправности, три элемента ИЛИ, блок элементов ИЛИ и триггер неисправности передачи, причем выход 45 триггера неисправности передачи соединен с третьим входом блока управления обменом, а вход — со вторым выходом блока контроля по модулю, третий и четвертый выходы которого соединены соответственно с первым и вторым входами первого регистра неисправности, четвертый вход блока контроля по модулю соединен с выходом блока элементов ИЛИ, входы которого соединены с четвертыми выходами соответствующих подканалов абонента, первый и второй выходы первого регистра неисправности соединены соответственно с пятым входом блока уп60 равления обменом, и .с шестым входом блока управления обменом и с пятыми входами подканалов абонента, третий выход первого регистра неисправности соединен с первым дополнительным входом коммутатора информации, третий, четвертый и пятый входы - соответственно с выходами первого, второго и третьего элементов ИЛИ, группы входов которых соединены соответственно с пятыми, шестыми и седьмыми выходами подканалов обонента, восьмые выходы которых подключены к группе входов второго регистра неисправности, выход которого подключен ко второму дополнительному входу коммутатора информации, шестые входы подканалов абонента соединены с седьмым выходом блока синхронизации, пятый выход регистра обмена соединен с шестым выходом блока управления обменом, а также тем, что подканал абонента содержит регистр служебных сигналов, первые вход и выход которого подключены соответственно к первым выходу и входу узла управления, вторые выход и вход — соответственно к управляющему входу и выходу подканала и через первый триггер неисправности к пятому выходу подканала, а третий вход — к первому выходу узла контроля подканала, первые и вторые входы и выходы регистра обмена подканала соединены соответственно с первыми выходом и входом коммутаторатипа передачи и четвертым входом и вторым выходом подканала, второй и третий входы узла управления соединены соответственно с выходом первого элемента И и шестым входом подканала, а второй выход через триггер готовности — с первым выходом подканала, первый вход первого элемента И соединен с третьим входом подканала, а второй выход — с выходом элемента

ИЛИ, первый и второй входы которого являются соответственно первым и вторыми входами подканала, вторые вход и выход коммутатора типа передачи являются соответственно информационными входом и выходом канала, третий вход соединен с третьим выходом узла управления, четвертый - восьмой выходы которого подключены соответственно к третьему входу регистра обмена подканала,.третьему выходу подканала, первому входу узла контроля подканала, первбму входу второго элемента И и четвертому выходу подканала, вторые вход и выход узла контроля подканала соединены соответственно с третьим выходом и четвертым входом коммутатора типа передачи, а третий и четвертый выходы соответственно через второй и третий триггеры неисправности с шестым и седьмым выходами подканалов, второй вход и выход второго элемента И является соответственно пятым входом и восьмым выходом подканала, и тем, что блок управления обменом содержит группу элементов И, первые входы которых соединены соответственно с третьим, четвертым и пятым входами блока, 9 26645.узел постоянной памяти, первый вход и выход которого соединены соответственно с шестым входом и четвертым выходом блока, вторые вход и выход— соответственно со вторыми входом и выходом блока, а третьи выход и вход- 5 соответственно с пятым выходом блока н выходом дешифратора адреса микрокоманд, вход когорого через счетчик адреса микрокоманд подключен к пер ному выходу модификатора адреса мик- 10 рокоманд, первым входом соединенного с четвертым вы>одом узла постоянной памяти, а вторыми входом и выходомсоответственно с первыми входом и выходом блока, вторые входы элементов И группы ссединены со вторым входом блока, а выходы соответствуюдих элементов И группы подключены к первому и второму выходам блока, и тем, что увел управления подканала содержит постоянную память, группа выходов которой соединена соответственно с первым — восьмым выходами узла, вход постоянной памяти сое.динен через дешифратор адреса микрокоманд с выходом счетчика адреса микрокоманд, а выход — с входом модификатора адреса микрокоманд группа вхо дон которого поДключена соответственно к перному — третьему входам узла, а выход — к входу счетчика адреса микрокоманд-, и тем, что узел контроля подканала содержит триггер тестового режима, вход и выход которого соединены соответственно с первыми входом и выходом узла, генератор нодон и регистр контроля, входы которых подключены к первому входу узла, а выходы— соответственно ко второму и четвертому .выходами узла,.и счетчик сдвигов, два входа и выход которого соединены 40 соответственно с первым и вторым входами и третьим выходом узла.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема блока контроля по модулю; 45 на фиг. 3 — функциональная схема блока контроля подканала; на фиг. 4.— функциональная схема коммутатора информации; на фиг. 5 — функциональная схема регистра признаков контроля и коммутатора контроля; на фиг. 6 функциональная схема блока управления обменом; на фиг. 7 и 8 - функциональные схемы узла управления подканала и узла обмена блока управления обменом.

Устройство (фиг. 1) содержит регистр 1 обмена, блок 2 управления обменом, блок 3 синхронизации, блок 4 приоритета, подканалы 51-5> абонен- 60 тов, блок 6 контроля по модулю, коммутатор 7 информации, регистр 8 готовности программы, второй 9 и первый 10 регистры неисправности, триггер 11 неисправности передач, элемен- 65 ты ИЛИ 12-14, блок 15 элементов ИЛИ.

Каждый подканал 5 состоит из регистра 16 обмена подканала, узла 17 управления, регистра 18 служебных сигналов, коммутатора 19 типа передачи, триггера 20 готовности, первого элемента И 21, элемента ИЛИ 22, второго элемента И 23, узла 24 контроля . подканала, триггеров 25-27 неисправности подканала. Устройство сопрягается с процессора 28 обмена и с абонентами 29 -29п(внешними устройствами).

Блок 6 (центральный узел контроля) содержит (фиг. 2) регистр 30 признаков контроля, коммутатор 31 контроля, счетчик 32 времени, регистр 33 контроля работы блока 3 синхронизации, узел 34 контроля специальных кодов, например шахматных, вида 10101...0 и 01010...1, узел 35 контроля по четности, узел 36 контроля по модулю 3, элемент И 37.

Узел 24 контроля подканала(фиг.3) содержит триггер 38 тестового режима, регистр 39 контроля работы узла 17 управления, генератор 40 кодов для выработки специальных кодов, например шахматных, счетчик 41 сдвигов.

Коммутатор 7 информации (фиг 4) состоит иэ двух частей: коммутатора

42 информации подканалов и коммутатора 43 информации регистров неисправности.

Коммутатор 43 содержит к+и элементов И (к - разрядность регистра 10, n — разрядность регистра 9). Ha первые входы элементов И 44 -44 поступает информация с третьего выхода регистра 10, иа первые входы элементов И 45„-45„ - информация с первого выхода регистра 9. На вторые входы элементов И 44„ -44 с блока 3 по команде Считывание второго регистра неисправности подается упранляюший сигнал, но которому содержимое регистра 10 передается. в регистр 1. На вторые входы элементов И 451-45„ с блока 3 по команде Считывание первого регистра неисправности подается управлякщий сигнал, по которому содержимое регистра 9 передается в регистр 1. Регистр 30 признаков контроля (фиг. 5) состоит из триггерьв

46-51. Коммутатор 31 контроля (фиг.5) состоит из элементов И 52-62. Блок 2 управления обменом (фиг. 6) состоит из узла 63 обмена и элементов И 64-66.

Г"

Блок 3 синхронизации, узел 17 управления и узел 63 обмена могут быть реализованы иа основе микропрограммыого принципа управления. В частности, узлы 17 и 63 содержат (фиг. 7 и 8) постоянную память 67, дешифратор 68 адреса микрокоманд, счетчика 69 ад .реса микро оманд, модификатора 70 адреса микрокоманд.

926645

Узлы 17 и 63 работают в соответствии с микропрограммой, записанной в постоянной памяти 67. Обработка внешних сигналов производится модификатором 70 ° е

Устройство сопряжения работает в двух режимах: основном, когда оно обеспечивает одновременную работу внешних устройств с процессором обмена, и проверочным, когда в устройстве запускается автономный внутрен- 10 ний тест.

В основном режиме происходит обмен информацией процессора 28 обмена с внешними устройствами 29, которые могут работать одновременно с взаимонезависимо, в мультиплексном режиме, причем каждый цикл мультиплексного обмена состоит из двух этапов. На первом этапе в процессор 28 обмена подается номер подканала, готового к обмену словом информации.

Подканал выбирается блоком 4 приоритета среди подканалов, которые закончили свой внутренний цикл работы, на втором этапе передается слово информации в (из) процессор 28 из (в) выбранного подканала. После окончания второго этапа цикл обмена повторяется в общем случае с участием другого,подканала.

Порядок работы в основном режиме следующий.

Процессор 28 в начале работы выдает на регистр 1 команду рабочего режима. С выхода регистра 1 код этой команды поступает а блок 6, где про- З5 изводится контроль кода по модулю 3.

- Блок 2 производит опрос узла 36 подачей сигнала на вход элемента И 37.

Если передача команды рабочего режима в регистр 1 произошла неправильно, 40 то сигналом с выхода элемента И 37 производится установка в состояние . 1 триггера ll. Сигнал Неисправность передачи с выхода триггера 11 поступает в блок 2,который вы- 45 дает при этом в процессор 28 и в блок

3 сигнал Неисправность передачи .

Блок 3 по этому сигналу устанавливает устройство в исходное состояние готовности к приему от процессора команды рабочего времени.

Если передача команды произошла правильно, сигнал Неисправность передачи ые вырабатывается и в блок 2 не поступает. В этом случае блок 2 расшифровывает команду рабочего режима и запускает блок 3, подготавливая его к автономной работе по приему и выдаче информации. Одновременно блок 2 выдает в процессор

28 сигнал " Верно, по получении

1 60 которого процессор 28 выдает значение регистра готовности программы. При его поступлении на регистр 1, как н в случае выдачи из процессора команды рабочего режима, производится контроль по модулю 3. Если значение регистра готовности программы передано на регистр 1 неправильно, то, как и в случае передачи команды рабочего режима, в процессор 28 выдается сигнал Неисправность передачи, а устройство устанавливается в состояние готовности к приему от процессора команды рабочего режима и содержимого регистра готовности программы.

Если значение регистра готовности программы принято на регистр 1 правильно, оно транслируется на регистр

8, где хранится в течение всего времени обмена, вплоть до смены значения регистра готовности программы. При правильном режиме значения регистра готовности программы блбк 2 выдает в процессор 28 сигнал Верно .

После записи в регистр 8 значения регистра готовности программы блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 22.

Выходной сигнал с элемента ИЛИ 22 пройдет через элемент И 21 на узле

17, инициируя начало автономной работы подканала, только при наличии на втором входе элемента И 21 сигна-. ла с соответствующего разряда регистра 8. Далее запущенные подканалы 5 работают автономно и независимо, принимая (или выдавая) одно слово информации из {или во) внешнего устройства s соответствии с конкретной временной диаграммой работы последнего.

При приеме информации от внешнего устройства коммутатор 19 по сигналам управления от узла 17 открывает соответствующие цепи (параллельные или последовательные) выдачи информации на регистр 16, а при выдаче информации во внешнее устройство открывает соответствующие цепи. (параллельные или последовательные) приема информации от регистра 16. Выдача или прием слова информации заканчивается установкой в состояние 1 триггера 20 и переходом подканала 5 в состояние ожидания связи с регистром 1.

В процессе автономной работы подканала 5, которая происходит по микропрограмме, по приему (или выдаче) одного слова информации от (или во) внешнего устройства контроль работы подканала производится следующим образом.

В процессе всей автономной работы подканала, начиная от его первичного пучка с блока 3-н до перехода в состояние ожидания связи с регистром 1, с узла 17 в определенные моменты работы микропрограммы выдаются сигналы поочередной установки н состояние 1 триггеров регистра 39 так, чтобы к концу автономной работы под-, 926645

1О канала нсе триггеры регистра 39 находились в состоянии 1 . После установки в состояние 1 триггера

20 узел 17 производит опрос состояния регистра 39. При этом, если хотя бы один из триггеров регистра 39 находился s состоянии 0, например, из-за сбоя в работе узла 17, в результате чего не был установлен в состояние 1 один или несколько триггеров регистра 39, на выходе регист- 10 ра 39 вырабатывается сигнал, который устанавливает в состояние 1 триггер 27. Кроме того, если подканал 5 принимает информацию от внешнего устройства в последовательном коде, про-)5 изводится контроль количества разрядов в принятом слоне информации. Для этого,.перед приемом слова в регистр

16 сигналом с узла 17 производится предварительная запись двоичного кода в счетчик 41, при этом код должен быть таким, чтобы при прибавлении к нему двоичного кода, соответствующего принятой для конкретного абонента разрядности слова информации; происходило переполнение счетчика 41 с установкой в состояние 0 всех

его разрядов.

После записи. кода в счетчик 41 ° 4 производится прием слова информации на регистр 16, причем сигналы сдвига информации 16 и на счетчик 41, По окончании приема слова информации с узла 17 производится опрос состояния счетчика 41. Н том случае, если хотя бы один из его разрядов находится

35 в состоянии 1, например, когда из-за себя или н работе внешнего устройства, или при передаче информации из внешнего устройства в подканал, или в работе коммутатора 19 происходит пропадание хотя бы одного разряда слона информации, в результате чего число разрядов, поступивших на регистр 16 (и на счетчик

41) оказалось меньше положенного, с 45 выхода счетчика вырабатывается сигнал, который устанавливает в состояние 1 триггер 26. Кроме того, если в процессе выдачи (или приЕма) информации во внешнем устройстве про- 50 исходит сбой, внешнее устройство выдает служебный сигнал Сбой внешнего устройства, который фиксируется на триггере 25, устанавливая его н состояние 1 . 55

Обмен информацией подканалон 5 с процессором обмена происходит в два этапа.

На первом этапе блок 3, подавая сигнал на блок 4, выделяет номер стар.. шеро подканала из числа выставивших свои готовности. Блок 4 разрешает работу одного подканала 5, выдавая сигнал через первый вход элемента ИЛИ 2

22 и элемент И 21 на узел 17, который 65 через соответствующий вход коммутатора 7 записывает номер этого подканала, в позиционном коде, т.е. с 1 в одном из разрядов с контрольными разрядами по модулю 3 в регистр

1. После этого блок 3 производит опрос узла 36 подачей сигнала на коммутатор 31, на соответствующем выходе которого в случае неправильной передачи номера подканала или неправильной выработки контрольных разрядов по модулю 3 для номера подканала появляется сигнал Сбой номера подканала .

Регистр 10 неисправности состоит из двух частей, причем первой части регистра соответствует первый выход регистра, а второй части — второй выход. В первой части регистра 10 фиксируются неисправности, которые появились при работе подканала (каждому виду неисправности соответствует определенный триггер). При установке в состояние 1 одного илн нескольких разрядов первой части регистра 10 на его первом выходе появляется интегральный сигнал Неисправность подканала . Во второй части регистра 10 фиксируются неисправности, обнаруженные в работе блока 3, блока 4 и блока 6, при этом на, втором выходе регистра 10 появляется интегральный сигнал Неисправность контроля-управления .

Сигнал Сбой номера подканала

«<1 устанавлинает в состояние 1 соответствующий разряд второй части регистра 10, на выходе которого появляется интегральный сигнал Не« исправность контроля-управления поступающий в блок 2, который в этом случае выдает в процессор 28 сигнал Неисправность . Одновременно блок

2 выдает этот же сигнал в блок 3, который, получив сигнал Неисправность устанавливает устройство в исходное состояние. готовности к приему от процессора команды рабочего режима или команды на считывание содержимого первого и (нли) второго регистра неисправности.

Если номер подканала в регистр 1 передан неправильно, сигнал Неисправность контроля-управления не вырабатывается, в этом случае блок 3 запускает блок 2, который управляет выдачей номера выбранного подканала из регистра 1 по информационным шинам в параллельном коде в процессор

28. Процессор по принятому номеру подканала готовит адрес буферной зоны памяти для записи или считывания слова информации.

На втором этапе происходит собственно передача слова информации от выбранного подканала 5 в регистр 1 через коммутатор 7 или наоборот, из

926645

12 регистра 1 в подканал 5 через коммутатор 7. Обмен словом информации при этом происходит в параллельном коде, причем обменом управляет узел 17 н блок 3.

Выдача слова информации из подка- .5 нала 5 в процессор 28 происходит следующим образом.

После подготовки адреса буферной зоны памяти процессор 28 через блок

2 выдает в блок 3 сигнал начала передачи слова информации из подканала.

При этом блок 3 выдает в узлы 17 всех подканалов сигнал начала передачи слова информации в регистр 1, а в коммутатор 7 — управляющий сигнал, по которому происходит передача слова информации из регистра 16 подканала через коммутатор 7 в регистр 1 °

Сигнал начала передачи слова информации воспринимается только одним из подканалов, а именно тем, номер которого передан в процессор. По этому сигналу узел 17 выдает в блок 6 на регистр 30, каждый разряд которого соответствует определенному виду контроля или выработки контрольных разрядов, признаки контроля, установкой в состоянии 1 соответствующих разрядов регистра 30, и управляющий сигнал на соответствующий вход коммутатора 7. 30

После передачи слова информации из регистра 16 в регистр 1 блок 4 производит опрос коммутатора 31, в котором этот сигнал опроса подключается к одному из выходов узлов 34-36; 35 в соответствии с содержимым регистра 30.

Если передача слова информации из регистра 16 (или в общем случае из внешнего устройства 29) в регистр 1 4Р произведена неправильно, на соответствующем выходе коммутатора 31 появляется сигнал Сбой, например, Сбой по четности, или Сбой по модулю 3., который устанавливает в состояние 1 соответствующий разряд первой части регистра 10.

Одновременно с опросом коммутатора

31 сигналом с блока 3 (не показано) производится передача содержимого триггеров 25-27 данного подканала в регистр 10 через элементы ИЛИ 12-14 еоответственно. Если при работе подканала по приему слова информации от внешнего устройства происходит сбой в работе узла 17 или появляется сигнал неисправности оТ внешнего устройства, или при работе подканала в последовательном коде происходит сбой, то соответствующие триггеры 25-27 н=-ходятся в состоянии 1 и в это

1 Ф 1 1 60 состояние устанавливаются соответствующие им разряды первой части регистра 10.

При установке одного или нескольких разрядов первой части регистра 10 65 в состояние 1 с выхода регистра

10 вырабатывается интегральный сигнал Неисправность подканала, который поступает на входы элементов

И 23 всех подканалов,и в блок 2 °

После передачи слова .информации с регистра 16 на регистр 1 с узла 17 только того подканала, который находится в состоянии обмена с регистром 1, на соответствующий вход элемента И 23 этого подканала поступает сигнал опроса- При появлении сигнала опроса на выходе элемента И 23 появляется сигнал, который устанавлидает в состояние 1 соответствующий этому подканалу разряд регистра

9. В результате блок 2 выдает в процессор и в блок 3 сигнал Неисправность подканала, блок 3 по этому сигналу устанавливает устройство в исходное состояние готовности к приему от процессора команды рабочего режима или команды на считывание первого и (или) второго регистра неисправности, в регистре 9 позиционным входом записан номер подканала, .при работе которого произошла неисправность, а в регистре 10 зафиксирован вид неисправности.

Если передача информации из регистра 16 (или в общем случае из внешнего устройства 29) в регистр 1 произведена правильно и отсутствуют неисправности в работе узла 17 и внешнего устройства, т.е. все триггеры первой части регистра 10 находятся в состоянии 0, сигнал Неисправность подканала на первом выходе регистра 10 не появляется. В этом случае блок 3 подает на блок 6 сигнал Выработка контрольных разрядов и передает управление блоку 2. Если информация от внешнего устройства, соответствующего данному подканалу, передается с контролем по модулю 3, то разряд в регистре 30, соответствующий выработке контрольных разрядов, находится в состоянии 0, и контрольные разряды содержимого регистра 1 не изменяются. Блок 2 производит передачу содержимого регистра 1 в процессор 28.

Если информация от внешнего устройства поступает с контрольными разрядами, например по четности, то в регистре 30 в состоянии 1 находят-ся разряды Выработка контрольных разрядов и Модуль 3 . Сигналы с выходов этих разрядов подключают в коммутаторе 31 сигнал Выработка контрольных разрядов, поступающий с блока 3, к выходу узла 36. С соответствующего выхода коммутатора 31 произведено гашение в регистре 1 контрольных разрядов по четности и запись их нового значения для контроля по модулю 3. После этого блок 2

13

25 ройства. Например, при получении процессором сигнала Неисправность пе редачи и при нулевом состоянии регистра 10 можно считать, что неисправны регистр 1 или (и) блок 2. Если одновременно с сигналом Неисправность передачи в состоянии 1 находится разряд второй части регистра 10 Неисправность схемы контроля производит передачу содержимого регистра 1 в процессор 28.

Выдача слова .информации из процессора 28 в подканал производится следующим образом.

После приема слова информации от 5 процессора на регистр 1 блок 2 производит контроль содержимого регистра

1 по модулю 3 подачей сигнала опроса на блок 6. В случае отсутствия сигнала неисправности передачи с триг- 10 гера 11 блок 2 передает управление блоку 3. Блок 3 выдает в узлы 17 всех подканалов сигнал управления, который воспринимается только работающим подканалом, номер которого передан в процессор. По этому сигналу подканал выдает в блок 6 на регистр 30 признаки контроля. После этого блок

3 выдает в блок 6 сигнал Выработка контрольных разрядов . Действия, производимые по этому сигналу, аналогичны случаю выработки контрольных разрядов при передаче информации из подканала абонента в регистр 1. При этом, если информация во внешнее устройство, соответствующее данному подканалу, передается с контролем по модулю 3, то разряд Выработка контрольных разрядов в регистре 30 находится в состоянии 0, и контрольные разряды содержимого регистра 1 не изменяются. После этого блок 3 выдает на узлы 17 всех подканалов сигнал Начало передачи информации, который воспринимается только работающим псдканалом, и сигнал на управ- З5 ляющий вход коммутатора 7. По сигналам управления, поступающим на коммутатор 7 с блока 3 и с узла 17 работающего подканала, производится.передача содержимого регистра 1 в ре- 40 гистр 16 соответствующего подканала.

После этого подканал 5 автономно передает слово информации во внешнее устройство.

После окончания этого этапа цикл 45 обмена повторяется в общем случае с участием другого подканала, при этом перед началом нового цикла обмена блок 3 производит гашение регистра 30 (связи не показаны).

При каждом цикле обмена подканала 5 с процессором 28 контроль работы блоков 3 и 6 производится следующим образом.

В начале цикла обмена блок 3 производит запись в счетчик .32 двоичного кода, соответствующего длительности одного цикла обмена подканала с процессором, и производит пуск счетчика 32. В течение цикла обмена блок 3, как и в случае контроля работы узла.17, последовательно устанавливает в состояние 1 разряды регистра

33. По истечении времени, отведенного для обмена, происходит переполнение счетчика 32, и с его выхода вы- 65 рабатывается сигнал, которыЯ поступает на регистр 33. В том случае, когда хотя бы один из разрядов регистра 33 находится в состоянии 0, с выхода регистра 33 вырабатывается сигнал Неисправность блока синхронизации, который устанавливает в состояние 1 соответствующий разряд второй части регистра 10. С выхода регистра 10 вырабатывается интегральный сигнал Неисправность контроля-управления, по которому блок 2 вырабатывает и передает в блок 3 и в процессор сигнал Неисправность . По этому сигналу блок 3 устанавливает устройство в состояние готовности к приему от процессора 28 команды рабочего режима или команды на считывание первого и (или) второго регистра неисправности.

Кроме того, при неправильной работе узлов 35 н 36 встроенные в них схемы контроля вырабатывают сигналы неисправности. Блок 3 по окончании каждого цикла обмена производит onрос этих схем подачей сигнала Проверка схем контроля на коммутатор 13.

При неисправности узлов 35 и 36 на соответствующем выходе коммутатора

31 вырабатываются сигналы НеисправHocTb схемы контроля по четности и Неисправность схемы контроля по модулю 3, которые устанавливают в состояние 1 соответствующие разряды второй части регистра 10. С выхода регистра 10 при этом вырабатывается сигнал Неисправность контроля-управления, по которому блок 2 передает сигнал Неисправность в блок 3 и в процессор. По этому сигналу блок 3 производит установку устройства в состояние готовности к приему от процессора команды рабочего режима или команды на считывание первого и (или) второго регистра неисправности.

Таким образом, в режиме обмена информацией с внешним устройством процессор 28 может получить сигналы Неисправность передачи, Неисправность подканала и Неисправность ° По этим сигналам, а также по содержимым регистров 9 и 10, которые могут быть переданы в процессор по специальной команде Считывание первого (второго) регистра неисправности, можно судить о виде неисправности и локализовать с определенной точностью неисправный узел уст15

l6 по модулю 3, то н еи справным может быть блок 6.

Считывание содержимого регистра

9(10) производится следующим образом.

Процессор 28 выдает на регистр 1 команду Считывание первого (второ- 5 го). регистра неисправности . Если команда передана на регистр 1 правильно, блок 2 расшифровывает команду и передает управление блоку 3.

С блока 3 на коммутатор 7 выдается )0 сигнал управления, по которому производится передача содержимого регистра 9(10) на регистр 1 через коммутатор 7. После этого по сигналу с блока 3 блок 6 производит выработку значения контрольных разрядов по модулю 3 для содержимого первого (второго) регистра неисправности и запись значения на регистр 1. После выработки контрольных разрядов. блок

2 производит выдачу содержимого.регистра 1 в процессор 28.

При получении команды рабочего режима после ее расшифровки и запуска блока 3 (C блока 2) 6JIOK 3 IIepBQ HR чалом работы всегда произэодит гашение первого и второго регистров неисправности и триггера 11.

В проверочном режиме устройство работает следующим образом.

Проверочный режим, при котором запускается внутренний автономный тест устройства, задается процессором. Для этого процессор 28 выдает на регистр 1 команду Тест . При этом, как и в случае передачи команд 35 и информации в рабочем режиме, производится контроль принятого на регистр

1 кода команды по модулю 3. Если передача команды произведена правильно, блок 2 расшифровывает команду и 40 запускает блок 3, подготавливая его к автономной работе по организации режима Тест .

Блок 3 устанавливает в состояние 45 1 все разряды регистра 8, имитируя готовность программы к обмену со всеми внешними устройствами. После этого блок 3 выдает в узлы 17 всех подканалов сигнал Тестовый режим и прбизводит пуск всех подканалов 5 подачей сигнала на входы элементов

ИЛИ 22. Далее подканалы работают автономно и незацисимо друг от друга, при этом каждый подканал работает следующим образом. Сигналом с узла

17 производится пуск генератора 40, устанавливая в состояние 1 триггер 38, и производится блокировка шин связи с внешним устройством (подачей управляющих сигналов на коммутатор 19 и регистр 18), по которым производится передача информации и управляющих сигналов. Сигнал с еди ничного выхода триггера: 38.поступает в регистр 18, имитируя наличие уп- 65 равляющих сигналов внешнего устройства. После этого в генераторе 40 вырабатывается и передается в регистр

16 через коммутатор 19 специальный код,например шахматный, вида 10101...0 или 01010.. ° 1. После записи в регистр 16 специального кода узел 17 выполняет те же действия по приему слова от внешнего устройства, что и в рабочем режиме, но при этом узел 17 работает не по реальным,а по имитированным управляющим сигналам н не выдает сигнал записи информации в регистр 16, так как там уже записан специальный код. После окончания действия по приему слова информации от внешнего устройства узел 17 устанавливает в состояние 1 триггер 20 и переходит в состояние ожидания обмена с регистром 1.

Циклы обмена подканалов аббнентов с регистром 1 организуются также, как и в случае рабочего режима, т.е. с . предварительной выдачей в регистр 1 номера подканала и с выдачей в блок 6 признаков контроля, но в тестовом режиме есть несколько отличий от обмена в рабочем режиме. Во-первых, номера подканалов и коды, поступившие на регистр 1 с регистров 16 в процессор 28 не передаются, после контроля правильности их передачи в регистр 1 сигналом с блока 2 каждый раз производится гашение регистра 1, т.е. установка его в состояние 0 .

Во-втоРых, в процессе циклов обмена при тестовом режиме производится только два вида контроля содержимого регистра 1, а именно, при передаче номера подканала - контроль по модулю

З,при передаче специальных кодов с регистров 16(одного и того же для всех подканалов) - контроль структуры этого кода, поэтому все подканалы передают в регистр 30 одни и те же признаки контроля (при передаче номера подканала - контроль по модулю

3, при передаче кода — контроль структуры специального кода) .

Так же, как и в рабочем режиме, в тестовом режиме производится контроль работы узла 17 подканала, блоков 3 и б, на регистре 10 фиксируется вид неисправности, а на регистре 9— позиционным кодом номер подканала, при работе которого произошла неисправность.

После окончания режима Тест, в случае если неисправность не была обнаружена, т.е. не было сигналов неисправности на выходах регистра 10, блок 2 выдает в процессор 28 сигнал Тест окончен и управляющий сигнал в блок 3, который устанавливает устройство в состояние готовности к приему команды от процессора.

Если в режиме Тест была обнаружена неисправность, зафиксирован926645

18

17 ная в регистре 10, блок 2 вьщает в Сбой появляется на выходах элепроцессор 28 сигнал Тест окончен ментов И 54, 55 и 52 соответственно. и один из сигналов Неисправность В рабочем режиме производятся подканала или Неисправность .

cëåäóþùèå виды выработки контрольных

Во всех случаях блок 3 устанавливает разрядов: по модулю 3 (два разряда) устройство в состояние готовности к 5 и по четности (один разряд),цля инириему команды от процессора. формационных слов,по модулю 3 (два

Узел 34 контроля специальных ко- . разряда) для содержимого первого и дов (например, шахматных) представля- :.второго регистра неисправности при ет собой комбинированную схему< ко- передаче их в процессор. торая Настроена на код опреде- 10 при этом подканал вьщает признаки: ленной структуры, например вида в первом случае Выработка и

10101...0. При поступлении на вход Иодуль 3, во втором случае Выузла 34 такого кода на ее выходе сиг" работка и Четность, устанавлинал не вырабатывается, при поступле- вая в состояние l триггеры 46 и нии на его вход любого другого кода 15 48, 46 и 49 соответственно. Коммутана выходе блока вырабатывается сиг- тор 31 при этом работает аналогично нал. случаю контроля. Сигнал формирования

КомМутатбр 31 контроля работает контрольного разряда по четности выследующим образом. рабатывается при поступлении с блоB.ðàáî÷åì и тестовом режимах про 20 ка 3 сигнала Выработка контрольных изводятся следующие виды контроля: разрядов, на выходе элемента И 58, контроль информации по четности, кон- сигнал формирования контрольных разтроль информации по модулю 3, конт- рядов по модулю 3 — на выходах. элеменроль номера подканала по модулю 3 .тов И 59 н 60.В третьем случае выраконтроль структуры специальных кодов.25 ботка контрольных разрядов производитПри контроле информации по четнос- ся непосредственно по сигналу с блока ти подканал 5 передает в регистр 30 З,который поступает только на вторые признаков Контроль и Четности входы элементов И 61 и 62, первые устанавливая-в состояние + триг- входы которых подключены к соответгеры 47 и 49 соответственно. при по» 30 ствующнм выходам узла 36 контроля ступлении с блока 3 сигнала опроса по модулю 3. Сигналы формирования этот сигнал поступает на последние контрольных разрядов по модулю 3 для входы элементов И 52-55. Если инфор- содержимых первого и второго регистмация с контрольными разрядами по ра неисправности вырабатываются на четности передана в регистр 1 не- выходах элементов И 61 и 63. Сигналы правильно, то на соответствующем З5 неисправность схемы контроля по выходе узла 35, который пор(ключен g четности, Неисправность схемы третьему входу элемента И 53, выра- контроля по модулю 3 вырабатываютбатывается сигнал, сигнализирующий о ся на выходах элементов И 56,57 сонеправильной передаче, при этом сов- ответственно, первые входы которых падение сигналов на всех выходах бу- 40 подключены к соответствующим выходет только для элемента И 53 (на пер- дам блоков 4,35,35 соответственно, а вом и втором входах — уровень 1 на вторые входы поступает сигнал с триггеров 47 и 49, на третьем вхо- Проверка схем контроля с блока 3. де — уровень 1 с выхода узла 35, Блок 2 управления обменом работана четвертом входе — сигнал опроса) . 45 ет следующим образом.

Только на выходе элемента И 53 появ- На одни входы элементов И 64-66 ляется сигнал Сбой (в данном слу поступают сигналы Неисправность чае сигнал Сбой по четности ) контроля управления (со второго выкоторый поступает на соответствующий хода регистра 10), Неисправность азряд регистра 10. если инфоРмация 50 подканала (е первого выхода регистпередана из подканала в регистр 1 ра 10), Неисправность перед чи

Р

I В а правильно, то на третьем входе эле- (с выхода триггера 11) соответственмента И 53 будет уровень 0 (с вы- но. На другие входы элементов И 64хода узла 35) и на выходе элемента 66 поступают сигналы опроса с блопри поступлении сигнала опроса сиг- 55 ка 3. нал Сбой по четности не появится. Н

Аналогично производится контроль При появлении сигнала Неисправии и номе а ность передачи этот сигнал с выхопо модулю 3 информаци Р а элемента H 66 выдается в процесподканала и контроль структуры спе- да элемента циальных кодов, при этом в первом сор 28 и в блок 3.

"Неисправ 1 сигналов as При появлении сигнала е случае в состояние

-управления с выхода подканала устанавливаютс р Ры я т игге ность контроля-упра

47 и элемента И 6 в процессор

47 и 48, во втором - триггеры ьем — т иггеры 47 и 50. 3 выдается сигнал Неисправность .

51, а в третьем — триггеры

Т бравом устройство позвоДля этих случаев ко ро р нт ля п и непра- аким о

65 лит с ественно повысить достовервильной передаче информации сигнал 65 лит существен

19

926645 ность передаваемой информации и сократить время восстановления работоспособности устройства путем контроля передач между процессором и внешними абонентами, контроля работы узлов устройства, запуска перед началом 5 рабочего режима автономного тестового режима, а также фиксирования на регистрах неисправности места и вида неисправности. о

Формула изобретения

1. Устройство для сопряжения по авт. св. 9 736086, о т л и ч а ю щ е,е с я тем, что, с целью повышения достоверности обмена информацией, в устройство введены два регистра неисправности, три элемента ИЛИ, блок элементов ИЛИ и триггер неисправности щ передачи, причем выход триггера.неисправности передачи соединен с третьим входом блока управления обменом, а вход — со вторым выходом блока контроля по модулю, третий и четвертый выходы которого соединены соответст.венно с первым и вторым входами первого регистра неисправности, четвертый вход блока контроля по модулю соединен с выходбм блока элементов ИЛИ, входы которого соединены с четвертыми выходами соответствующих подканалов абонента, первый и второй выходы первого регистра неисправности соединены соответственно с пятым входом блока управления обменом и с шестым вхо-35 дом блока управления обменом и пятыми входами подканалов абонента, третий выход первого регистра неисправности соединен с первым дополнительным входом коммутатора информации, 40 третий, четвертый и пятый входы — соответственно с выходами первого, второго и третьего элементов ИЛИ, группы входов которых соединены соответственно с пятыми, шестыми и седьмыми g5 выходами подканалов абонента, восьмые выходы которых подключены к группе входов второго регистра неисправности, выход которого подключен ко второму дополнительному входу коммутатора информации, шестые входы подканалов абонента соединены с седьмым выходом блока синхронизации, пятый выход регистра обмена соединен с шестым выходом блока управления обменом.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления обменом содержит группу элементов И, первые входы которых соединены соответственно с третьим, четвертым и пятым входами блока, узел постоянной памяти, первый вход и выход которого соединены соответственно с шестым входом и четвертым выходом блока, вторые вход и выход — соответственно со вторыми входом блока, вторые вход и выход — соответственно со вторым входом и выходом блока, а третьи выход и вход — соответственно с пятым выходом блока и выходом дешифратора адреса микрокоманд, вход которого через счетчик адреса микрокоманд подключен к первому выходу модификатора адреса микрокоманд, первым входом соединенного с .четвертым выходом узла постоянной памяти, а вторыми входом и выходом — соответственно с первым входом и выходом блока, вторые входы элементов И группы соединены со вторым входом блока, 2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что подканал абонента содержит регистр служебных сигналов, первые вход и выход кото- ОО рого подключены соответственно к первым выходу и входу узла управления, вторые вход и выход — соответственно к первым управляющему вХоду и выходу подканала и через первый триггер неисправности к пятому выходу подканала, а третий вход — к первому выходу узла контроля подканала, первые и вторые входы и выходы регистра обмена подканала соединены соответственно с первыми выходом и входЬм коммутатора типа передачи и четвертым входом и вторым выходом подканала, второй и третий входы узла управления соединены соответственно с выходом первого элемента И и шестым вхо-. дом подканала, а второй выход через триггер готовности — с первым выходом подканала, первый вход перво- го элемента И соединен с третьим входом подканала, а второй выход— с выходом элемента ИЛИ, первый и второй входы которого являются соответственно первым и вторым входами подканала, вторые вход и выход коммутатора типа передачи являются соответственно информационными входом и выходом канала, третий вход соединен с третьим выходом узла управления, четвертый — восьмой выходы которого подключены соответственно к третьему входу регистра обмена подканала, третьему выходу подканала, первому. входу узла контроля подканала, первому входу второго элемента И, и четвертому выходу подканала, вторые вход и выход узла контроля подканала ссединены соответственно с третьим выходом и четвертым входом коммутатора типа передачи, а третий и четвертый выходы ссответственно через второй и третий тригГеры неисправности с шестым и седьмым выходами подканалов, второй вход и выход второго элемента.И являются соответственно пятым входом и восьмым выходом подканала.

22

21 а выходы соответствующих элементов И группы подключены к первому и второму выходам блока.

4. Устройство пп. 1 и 2, о т— л и ч а ю щ е е с я тем, что узел управления подканала содержит постоянную память, группа выходов которой соединена соответственно с первым— восьмым выходами узла, вход постоянной памяти соединен через дешифратор адреса микрокоманд с выходом счетчи; ка адреса микрокоманд, а выход — с входом модификатора адреса микрокоманд, группа входов которого подключена соответственно к первомутретьему входам узла, а выход — к входу счетчика адреса микрокоманд.

5. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что узел контроля подканала содержит триггер тестового режима, вход и выход которого соединены соответственно с первыми входом и выходом узла, генератор кодов и регистр контроля, входы которого подключены к первому входу узла, а выходы -соответственно ко второму и четвертому выходам узла, и счетчик сдвигов, два входа и выход которого соединены соответственно с

10 первым и вторьач входами и третьим выходом узла

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 736086, кл. G 06 F 3/04, 1978 (прототип).

926645 к1

Составитель В. Вертлиб

Техред 7_#_. Кастелевич Корректор М. Коста

Редактор И. Ковальчук

Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2982/41

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4