Мультиплексный канал

 

О Л И С А Н И Е 924693

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапнстичесинз

Респубпик (5l)M. Кл.

G 06 F 3/04 (51) Дополнительное к авт. свид-ву{22)Заявлено ОКОЛО (2{) 29404 4/)8-24 с присоединением заявки № (23) Приоритет3Ьеударственый квинтет

СССР

60 деми нэебретений и открытий

Опубликовано 300482. Бюллетень №

Дата опубликования описания 30.04.82 (53) УЙК 68 .325. (088.8) (72) Авторы изобретения

Б.И.Бочин, А.А.Латышов, Л.П.Лобанов, И.Б.Люб ная и Ю.Н.Мельник

Е

1 !

t (7!) Заявитель (S4) ИУЛБТИПЛБ Нцй mWn

Изобретение относится к цифровой, вычислительной технике и может быть, использовано для ввода-вывода информации в цифровых вычислительнйх системах.

Известны мультиплексные каналы, ис пользующие стандартный интерфейс ввода-вывода, содержащий шины канала, шины абонента, цепи идентификации, цепи управления. По шине ка" нала передаются коды команд канала, адреса внешних устройств (ВУ)и байты данных. По шине абонента передаются байты данных, адреса ВУ и информация о состоянии абонентов (33.

Недостаток указанных устройств состоит в ограниченной области при" менения, так как последовательность действий, выполняемая через интерфейс, состоящая из последовательной начальной выборки ВУ, последовательности передачи данных и последовательности окончания, исключает возможность работы с ВУ, формирующими запросы не в параллельном двоичном коде.

Наиболее близким к предлагаемому является мультиплексный канал, содержащий блок обработки команд центрального процессора, выход которого соединен с первым входси устройства, регистр связи, первый вход которого соединен с первым выходом блока обработки команд центрального процессора, второй вход - с вторым входом устройства, два регистра хранения ксмандных слов, первые входы которых соединены с третьим входом устройства, первые выходы - через последовательно соединенные коммутатор и модификатор командного слова с вторыми входами этих регистров, вторые выходы - через соответствующие Формирователи адреса обращения к внутренней памяти ссютветственно с первым и вторым выходами устройства, третьи выходы - ссютветственно с третьим и четвертым выходами устройства, а

3 9246 четвертые выходы - через коммутатор прерывания с пятым выходом устройства, коммутатор адресов обращения к памяти устройства, первый вход которого соединен с первым выходом регистра связи, второй и третий входыс третьими выходами регистров хранения командных слов, а выход и четвертый вход " соответственно с шестым выходом устройства и через шиф" 16 ратор адреса с выходом блока анализа приоритетов, коммутатор ксиандных слов, первый вход которого соеди- . нен с первым выходом регистра связи, а второй и третий вход - с первыми и выходаии регистров хранения коиандных слов, а выход - с седьмым выходом устройства, два регистра хранения данных, входы и выходы которых соединены с соответствующими входами 2З и выходами устройства, регистр хранения запросов, вход которого соединен с пятыи входом устройства, первый вход блока анализа приоритетов соединен с вторыи выходом блока об- и работки команд центрального процессора, второй вход - с выходом регистра хранения запросов, третий и четвертый - соответственно с выходами регистра разрешения запросов и регист- зв ра направления передачи f2).

Недостаток известного канала состоит в ограниченной области применения, так как устройство не может работать с внешними устройствами, запросы которых формируются в двоичном коде и передаются в канал по нескольким параллельным шинаи.

Цель изобретения - расширение области применения канала за счет обеспечения возможности дополнительного обслуживания внешних устройств, запросы которых поступают в двоичнои коде.

45 а

Поставленная цель достигается тем; что s мультиплексный канал, содержащий регистр хранения запросов, блок обработки команд, вход которого соединен с первыи входои канала, регистр связи с центральным процессорси, nep" вый вход которого соединен с первым выходом блока обработки коианд, второй вход - с вторым входом канала, регистр хранения коиандных слов, пер- 55 вый вход которого соединен с третьим входом канала, первый выход и второй вход — соответственно с входом и вы3 4 ходом блока модификации командного слова, второй выход - через формирователь адресов обращения к внутренней памяти соединен с первым выходом канала, третий выход - с вторыи выходом канала, а четвертый выходс третьим выходом канала, коммутатор адресов обращения, первый вход которого соединен с первым выходои регистра связи с центральным процессором, второй вход - с четвертым выходом регистра хранения командного слова, .а выход - с четвертым выходом канала, коммутатор командных слов, первый вход которого соединен с вторым выходом регистра связи с центральным процессором, второй вход - с flRTblM выходом регистра хранения командного слова, а выход с пятым выходом канала, блок анализа приоритетов запросов, первый вход которого соединен с вторым выходом блока обработки кОманд а ВтОрОи ВхОд с ВыхОДОм регистра хранения запросов, введены группа регистров хранения кодов за" просов, коммутатор кодов запросов, дешифратор кодов запросов, коммутатор запросов, регистр хранения номера внешнего устройства и два блока анализа приоритетов кодов запросов, причем первый вход коммутатора запросов подключен к четвертому входу канала, а выход - к входу регистра хранения запросов, входы регистров хранения запросов группы соединены с группой входов канала, вход первого блока анализа приоритетов кодов запросов соединен с вторым выходои блока обработки команд, группа входов - с выходами регистров хранения кодов запросов и группой входов комиутатора кодов запросов, выход которого соединен с входом дешифратора кодов запросов, выход которого соеди" нен с вторым входои коммутатора запросов, первый вход второго блока анализа приоритетов кодов запросов соединен с выходом блока анализа при" оритетов запросов, второй вход — с выходом первого блока анализа приоритетов кодов запросов, а выходчерез регистр хранения номера внешнего устройства соединен с третьим входом коммутатора адресов обращения.

Каждый блок анализа приоритетов кодов запросов содержит k групп узлов сравнения, причем первый и вто"

Коммутатор 17 запросов может быть выполнен на элементах И-НЕ 44 и элементах HE 45 со стробированием сигналов на входе 46 серией СИ 1, а на входе 47 серией СИ 2 (фиг. 7).

Коммутатор 23 кодов запросов содержит, например, двухразрядныи

5 92469 рой входы i го узла. срае нения j -ой группы (1=1,2...,2 1, j=2, k) соединены соответственно с выходами

2i-1-го и 2i-ãî узлов сравнения

j -1-й группы, первый и второй входы узлов сравнения первой группы подключены к группе входов блоков, выход узла сравнения В -й группы соединен с выходом блока.

На фиг. 1 представлена блок-схе- <в ма мультиплексного канала; на фиг.2блок-схема блоков анализа приоритетов кодбв запросов; на фиг. 3 — схема узла сравнения блока анализа приоритетов кодов запросов; на фиг.4 15 и 5 — функциональные схемы блоков обработки команд и модификации командного слова на фиг. 6 - времен1 ная диаграмма работы канала; на фиг. 7 — 9 — функциональные схемы 20 коммутатора запросов, коммутатора кодов запросов и дешифратора кодов за прос ов.

Мультиплексный канал содержит (Фиг. 1) первый, второй, третий, чет- 25 вертый и пятый входы 1 - 5 и группу входов 6 канала, шестой, седьмой, первый, второй, пятый, третий и четвертый выходы 7 - 13 канала, блок 14 обработки команд, регистр 15 связи с Зо центральным процессором, регистр 16 хранения командного слова,. коммутатор 17 запросов, группа регистров 18 хранения кодов запросов, блок 19 модификации командного слова, регистр 35

20 хранения запросов, блок 21 анализа приоритетов запросов, первый блок

22 анализа приоритетов кодов эапро сов, к оммут ат ор 2 3 кодов запросов, Форми ровател ь 24 адресов обращения 4р к внутренней памяти, регистр 25 для хранения данных, второй блок 26 анализа приоритетов кодов запросов, дешифратор 27 кодов запросов, регистр

28 хранения номера внешнего устройст-4 ва, коммутатор 29 адресов обращения к памяти устройства, коммутатор 30.. командных слов, селектор 31. !

3 6 ступеней. Ступень с номером ) вклюК-,1 чает в себя группу из 2 1 уэлсе

34 сравнения ()=1,k) . Входы узлов

34 первой ступени (группы) =оединены с соответствующими входами блока.

Последняя ступень содержит ровно один узел 34, выходом соединенный с выходом блока. S блоке 22 Узел 34 последней ступени имеет также блокирующий третий вход, соединенный с входом блока 22, по которому поступает от блока 14 сигнал блокировки выдачи кода результата сравнения.

Каждый узел 34 сравнения включает . (фиг. 3) входы 35, выход 36, схему

37 сравнения, коммутатор 38 и элемент НЕ 39.

Блок 14 обработки команд предназначен для приема команд из центрального процессора, дешифрации поступивших команд, органиэации поступивших команд, организации приема командного слова в регистр 15 связи с центральным процессором и организации блокировки работы блоков 21 и 22. Блок 14 состоит из регистра 40 команды центрального процессора и дешифратора 41 (фиг. 4) . Блок 19 модификации командного слова предназначен для формирования очередного адреса данных и уменьшения содержимого поля счетчика количества обменое. Блок 19 состоит из счетчика

42 адреса данных и счетчика 43 количества обменов (фиг. 5).

Формирователь 24 адресов обращения к внутренней памяти представляет собой группу усилителей мощности, например группу микросхем К 155 ЛЛ 6, имеющих повышенную нагруэочную спос обност ь.

Блоки 22 и 26 анализа приорите"

50 тов кодов запросов предназначены для выделения старшего по приоритету кода из группы кодов запрос-ов, пост.упивших на группу входов. Каждый из них содержит (фиг. 2) группу входов 32, 55 выход 33 и узлы 34 сравнен я, осуществляющие сравнение пары кодов.

Узлы 34 сравнения образуют пирамидальную структуру, состоящую из счетчик 48 синхроимпульсов СИ 2, его выходные состояния "01" и "10 управляют передачей запросов через элементы 49 коммутации с входов 50 и 51 (фиг. 8) .

Дешифратор 27 кодов запросов выполняется на ста нда рт ных т рехе хо1 довом элементе 52 дешифрации и четыр ехв ходовых элементах 53 дешифрации. На выходных шинах 54 дешифра35

7 92469 тора Формируется один из 127-и позиционных унитарных кода (фиг. 9).

Канап работает следующим образом,.

Работа мультиплексного канала инициируется командой "Прием командного слова", поступающей на вход блока 14 из памяти центрального процессора (,ЦП), разрешая прием командного слова в регистр 15.

Затем выполняется запись команд- 30 ного слова в память машины (ПУ) по адресу, одновременно являющемуся и номером BY и поступающему в ПУ из регистра 15 через ксимутатор 29.

Командное слово из регистра 15 пос- 15 тупает в память через коммутатор 30.

Во время записи ксиандного слова работа блоков 21 и,22 блокируется сигналами, .поступающими с выхода блока 14. го

Реализация запроссэ BY между каким-либо ВУ и внутренней памятью машины осуществляется следующим образом.

На входы регистров 18 q - 18> пос-р5 тупают запросы от ВУ в двоичном коде, а на вход 5 - в позиционном коде по индивидуальным шинам. С выходов регистров 18 коды запросов поступают в блок 22, который выделяет двоичный код запроса со ста 3шмм при орит етом.

Одновременно с работой блока 22 в блоке 21 выполняется анализ приоритетов запросов, поступающих по .позиционным шинам входа 5 и храня щихся в регистре 20. На выходе блока 21 формируется код старшего из имеющихся в регистре 20 запросов.

Два запроса с выходов. блоков 21 4р и 22 поступают на входы блока 26, на выходе которого будет выделен код запроса с наивысшим приоритетом. Номер ВУ для выделенного запроса записывается в регистр 28.

4S

Двоичные коды запросов, не пропущенные блоком 22, через коммута" тор 23, дешифратор 27 и коммутатор

17 записываются в регистр 20, который создает возможность запросов ВУ, приходящих в разное время работы устройства и образующих очередь на об" ращение в подканал °

Адрес командного слова для запроса старшего приоритета с выхода реги-. стра 28 через коммутатор 29 поступает в ПУ ° Ilo этому адресу иэ ПУ в регистр 16 читается новое командное

3 8 слово, которое управляет обменом данных. В блоке 19 выполняется модификация командного слова и его запись в ПУ по прежнему адресу. Адрес внутренней памяти для записи или считывания данных поступает в ЦП с выхода Формирователя 24. Обмен данных выполняется через регистр 25 и селектор 31. Если обмен данных эа", вершен полностью, то формируется сигнал на прерывание программы ЦП, который поступает в ЦП с выхода 10, устройст ва.

Временная диаграмма работы названных блоков приведена на фиг. 6 для варианта канала с двумя регистрами

18, разрядностью кода запросов 7 двоичных разрядов и емкостью регистра

20 в 128 двоичных разрядов.

Сигналы на входах 5 и б присутствуют в течение времени, необходимого для их приема (строка 1, фиг.6) синхронизирующим сигналом СИ 1 (строка 2, Фиг. 6) . Передача кодов из регистров 18 в регистр 20 осуществляется синхроимпульсами СИ 2 (строка 3, Фиг. 6) . Передача и преобразование кодов блоками 23 и 27 изображена на строке 4 (фиг. 6) . Гашение обслуженных запросов осуществляется синхроимпульсами СИ 3 (строка 5, фиг.б) . в конце цикла обслуживания запроса.

Время существования запросов на регистрах 18 <, 18 1 изображено на строках 6 и 7 диаграммы. Время работы приоритетов блоков 21, 22 и 26 изображено на строках 8 - 10 диаграммы.

На строках 11 и 12 приведены сигналы, определяющие цикл обслуживания запроса.

Следует отметить также, что все

BY, подключенные к входам 5 и 6, имеют разные приоритеты, так что на разные входы 6 не могут поступать совпадающие коды запросов. Старший запрос иэ группы кодовых запросов, после его выделения конфликтует со старшим запросом, выделенным блоком

21, и, если оказывается самым старшим, проходит на обслуживание. После преобразования кодовых запросов в позиционные и переписи их в регистр 20, обрабатываемый запрос также оказывается пе репи санным в ре ги ст р

20, но повторно обслуживаться не будет, так как он гасится в конце собственного цикла обслуживания.

При этом необходимость введения блоков 22 и 26 обусловлена следую9 924 щим. При отсутствии этих блоков не могут быть сохранены параметры известного устройства, определяющие цикл обслуживания запроса и дисциплину обслуживания запросов внешних устройств, находящихся в очереди.

При отсутствии этих блоков содержимое регистров 18 последовательно (с преобразованием из двоичного кода в позиционный) передается в регистр

20. Если выборку старшего запроса в блоке 21 осуществлять сразу после приема запросов в регистры 18 и 20, то старшие запросы, оказавшиеся в регистрах 18, не будут участвовать в арбитраже (еще не переписаны в регистр 20), и тем самым оказывается нарушенной дисциплина обслуживания.

Если выборку старшего запроса осу" ществлять блоком 21 после преобразования и переписи запросов в регистр 20, то дисциплина обслуживания будет сохранена, но будет увеличена длительность цикла обслуживания запроса, так как между двумя соседними циклами обслуживания запросов необходимо осуществить перепись запросов, вызывающую потери времени.

Введение блоков 22 и 26 исключает описанные выше ситуации, так как выборка старшего запроса блоком 22 осуществляется параллельно с работой блока 21, и далее блоком 26 выби" рается самый старший запрос из двух, сформированных блоками 2 1 и 22.

Таким образом, предлагаемый мультиплексный канал обеспечивает расширение области применения эа счет обеспечения воэможности обслуживания запросов внешних устройств, ftoc тупающих в параллельном двоичном коде, при сохранении параметров известного устройства (таких как количество подканалов, длительность цикла обслуживания запроса, дисциплина обслуживания очереди aaopocos и т.п.). мандных слов, первый вход которого соединен с третьим входом канала, первый выход и второй вход - соответственно с входом и выходом блока модификации командного слова, второй выход - через формирователь адресов обращения к внутренней памяти соединен с первым выходом канала, третий в выход - с вторым выходом канала, а четвертый выход " с третьим выходом канала, коммутатор адресов обращения, первый вход которого соединен с первым выходом регистра связи с центральным процессором, второй вход - с четвертым выходом регистра хранения командного слова, а выход - с четвертым выходом канала, коммутатор командных слов, первый вход которого ув соединен с вторым выходом регистра связи с центральным процессором, второй вход - с пятым выходом регистра хранения командного слова, а выходс пятым выходом канала, блок анализа

2s приоритетов запросов, первый вход которого соединен с вторым выходом блока обрабоз ки команд, а второй вход - с выходом регистра хранения запросов, отличающийся тем, что, с целью расширения области применения канала, в него введены группа регистров хранения кодов запросов, коммутатор кодов запросов, дешифратор кодов запросов, коммута35 тор запросов, регистр хранения номера внешнего устройства и два блока анализа приоритетов кодов запросов, причем первый вход коммутатора заnpocos подключен к четвертсму входу

40 канала а выход - к входу регистра

1 хранения запросов, входы регистров хранения запросов группы соединены с группой входов канапэ вход первого блока анализа приоритетов кодов запросов соединен с вторым выходом блока обработки команд, группа входов - с выходами регистров хранения кодов запросов и группой входов ком" мутатора кодов запросов, выход которого соединен с входом дешифратора кодов запросов, выход которого соединен с вторым входом коммутатора запросов, первый вход второго блока анализа приоритетов кодов запросов соединен с выходом блока анализа приоритетов формула изобретения

1. Мультиплексный канал, содержащий регистр хранения запросов; блок обработки команд, вход которого соединен с первым входом канала, регистр связи с центральным процессором, первый вход которого соединен с первым выходом блока обработ- ки команд, второй вход -. с вторым

693 l0 входом канала регистр хранения козапросов, второй вход - с выходом . первого блока анализа приоритетов кодов запросов, а выход через регистр хранения номера внешнего уст924693 12 пе входов блоков, а выход узла сравнения -й группы соединен с выходом блока.

11 ройства соединен с третьим входом коммутатора адресов обращения.

2. Каналпоп. 1. отли чаюшийся тем, что каждый блок анализа приоритетов кодов запросов содержит k групп узлов сравнения, причем первый и второй входы i ãî узла сравнения )-й группы (i

1,2,...,2" j = Г Tc) соединены соответственно с выходами 2i-1-го и

2i-го узлов сравнения j -1-й rpynnu, первый и второй входы узлов сравнения первой группы подключены к груп5 Источники информации, принятые во внимание при экспертизе

1. Каган Б.И. Электронные вычислительные машины и системы. И., "Энергия", 1979, 5 8 9 - -6.

2. Авторское свидетельство СССР по заявке У 2865438/18-24, кл. G 06 F 3/04, 03.01.80 (прототип) .

924693

kF 51

ФиИ

Составитель 9. Вертлиб

Редактор С.Крупенина Техред И. Надь Корректор С.Шекмар

«««««Ю««««««««««

Заказ 2819/66 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Рауаская наб., д..4/5

«««««« филиал ППП "Патент", г. Ужгород, ул. Проектная, 4