Устройство для контроля и коррекции информации

 

О П И С А Н И Е < 940160

ИЗОБРЕТЕН ИЯ

Союз Соватсиия

Социалистичвсиия ресттубямк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к ввт. свид-ву(22) Заявлено 12. 02. 80 (21) 2882083/18-24

J (5I) N. Кл.

Q 06 F ll/00 с врисоедииеииеят заявки М

9кударатеааЫ1 камятат

CCCP ла делам язабратеяяа и атярытяя (23) Приоритет

Опубликовано 30. 06. 82 ° Бюллетень яЪ 24 (53) УДК 658, .562(088.8) Дата оаубликования описания 30. 06. 82 (72) Авторм изобретения

В.А. Аверьянов, М. А. Верига, В.И. Ов qe

В.В, Погодаев и А. Г. Яловега ю 9гт (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И КОРРЕКЦИИ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано в системах обработки информации.

Известны устройства для обнаруже5 ния ошибок в системах обработки, построенные на основе использования ко" да Хэмминга, содержащие регистр контрольного слова, регистр информационного слова, генератор контрольных разрядов, блок сравнения, дешифратор .синдромов и корректор, связанные между собой информационными и управляющими шинами 11 J.

Недостатком указанных устройств является неспособность отличать одиночную ошибку от некоторых нечетных кратных ошибок, которые имеют синдромы, одинаковые. с одиночными 20 ошибками. Это ведет к тому,,что ука" ванные нечетные кратные ошибки корректируются устройством как одиночные, и неверно скорректированная ину

2 формация поступает в процессор для продолжения операции.

Наиболее близким к предлагаемому является устройство для обнаружения ! ошибок системы обработки данных, содержащее регистр контрольного сло" ва, регистр информационного слова, генератор контрольных разрядов, блок сравнения, дешифратор синдромов, первые и вторые выходы которого подключены к контрольным шинам процессора и информационным шинам процессора соответственно:, первый вход корректора подключен к первому выходу дешифратора синдромов, входы которого через шины синдромов подключены к выходам блока сравнения, первые входы которого соединены с единичными выходами регистра,<онт- рольного слова, а вторые входы - с первыми выходами генератора контроль-, ных разрядов, которые также заведены на третьи входы регистра контрольного слоба, первые и вторые входы

3 94 которого подключены соответственно к шинам чтения контрольного слова и шинам записи-чтения, которые также подключены к второму входу регистра информационного слова, первые и третьи входы которого подключены к .шинам чтения информационного слова и входным шинам процессора соответственно, а единичный выход - к входу генератора контрольных разрядов и шинам записи информационного слова, а выход регистра контрольного слова подключен к шинам записи контрольного олово P) ..

Недостаток известного устройства состоит в низкой достоверности его работы, что обусловлено возможностью ложной коррекции кратных нечетных ошибок в информации, воспринимаемых как одиночные ошибки.

Цель изобретения - повышение достоверности работы устройства.

1.

Поставленная цель достигается тем, что в устройство, содержащее регистр контрольного слова, первый и второй входы которого подключены соответственно к входным шинам чтения контрольного слова из памяти и входной шине записи/чтения из процессора устройства, выход — к выхс цным шинам записи в.память контрольного слова устройства и первому входу бло.ка сравнения, а третий вход - к второму входу блока сравнения и первому выходу формирователя контрольных разрядов, вход которого подключен к единичному выходу регистра информационного слова, первым и вторым входами соединенного соответственно с входными шинами чтения из процессора информационного слова и входными шинами чтения из памяти информационного слова, узел коррекции одиночных ошибок и дешифратор синдромов, соединенный входом с выходом блока сравнения, введены регистр указателей ошибочных раэрядрв, дополнительный регистр информационйьго слова, блок коммутации, сумматор по модулю два, формирователь сигналов повторения обращений, .элемент ИЛИ и элемент

ИЛИ-НЕ, причем первый выход дешифратора синдромов через регистр указателей ошибочных разрядов подключен к первому входу узла коррекции одиночных ошибок, первый и второй выходы которого соединены соответственно с первым и вторым входами блока кам0160

f0

30

5 г1 мутации, а второй вход - с единичным выходом дополнительного регистра информационного слова, первый, второй входы и нулевой выход которого подключены соответственно к входной шине записи/чтения иэ про.цессора устройства, к входным шинам чтения иэ памяти информационного слова устройства и первому входу сумматора по модулю два, вторым входом подключенного к выходу регистра указателей ошибочных разрядов, третьим входом - к единичному выходу регистра. информационного слова и третьему входу блока коммутации, а выходом — к первому входу элемента .

ИЛИ-НЕ и выходной шине невозможности коррекции устройства, второй выход дешифратора синдромов соединен с вторым входом элемента ИЛИ-НЕ и четвертым входом блока коммутации, третий и четвертый выходы - соответственно с первым и вторым входами формирователя сигналов повторения обращений, а пятый выход - с выходной шиной сигнала неисправной ошибки, пятый вход блока коммутации под= ключен к второму выходу формирователя контрольных разрядов, шесток вход— к выходу элемента ИЛИ-НЕ, седьмой вход - к входной шине записи/чтения из процессора. устройства и первому входу элемента ИЛИ, восьмой входк нулевому выходу регистра информационного слова, третий вход которого соединен с выходом элемента ИЛИ, вторым входом соединенного с выходной шиной сигнала повторного чтения устройства и первым выходом формирователя сигналов повторения обращений, второй выход которого подключен к девятому входу блока коммутации и выходной шине сигнала повторной записи устройства,- а третий вход— к входным шинам сигналов управления устройства, первый, второй и третий выходы блока коммутации соединены соответственно с выходными шинами записи в память информационного слова устройства, выходными шинами записи в процессор информационного слова устройства и выходными шинами записи в память контрольного слова устройства.

Формирователь сигналов повторения обращений содержит четыре злемента И, триггер записи, триггер чтения, триггер ошибки информационного слова и триггер ошибки конт35

5 9401 рольного слова, первые входы которых соединены с третьим входом формирователя, и элемент ИЛИ, причем вторые входы первого и второго элементов И являются соответственно первым и вторым входами формирователя, а выходы подключены соответственно к вторым входам триггеров ошибки информационного и контрольного слов, выходы которых соединены соответствен- 10 но с первым и вторым входами элемента ИЛИ, выходом подключенного к вто- рым входам третьего и четвертого элементов И, выходы которых соедине. ны соответственно с вторыми входами триггеров записи и чтения, единичные выходы которых являются соответственно вторым и первым выходами формирователя, нулевой выход триггера записи подключен к третьему выходу гр четвертого элемента И.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема дешифратора синдромов.

Устройство (фиг. 1) содержит г5 регистр 1 контрольного слова, регистр 2 информационного слова, узел

3 коррекции одиночных ошибок, формирователь 4 контрольных разрядов, блок 5 сравнения, дешифратор 6 синд- .Зо ромов, дополнительный регистр 7 информационного слова, регистр 8 указателей ошибочных разрядов, формирователь 9 сигналов повторения обращений, состоящий из триггера 10 ошибки информационного слова, триггера 11 ошибки контрольного слова, триггера 12 записи, триггера 13 чтения, элементов И 14- 17 и элемента

ИЛИ 18, блок 19 коммутации, состоя46 щий из трех групп элементов ИЛИ 20-22, элемент ИЛИ-НЕ 23, элемент ИЛИ 24, сумматор 25 по модулю два, входные шины 26 чтения из памяти информационного слова, входные шины 27 записи/

45 чтения из процессора, входные шины

28 управления, выходные шины 29 записи в память контрольного слова, выходные шины 30 записи в память инфорг мационного слова, выходные шины 31 и 32 записи в процессор контрольного и информационного слов, выходные шины 33-36 сигналов невозможности коррекции, повторной записи, повторного чтения и неисправимой ошибки, входные шины 37 и 38 чтения..контроль- 55 ного слова из памяти и чтения из про" цессора информационного слова, нулевой 39 и единичный 40 выходы регист60 6 ра 2 информационного слова, шины 41 синдромов.

Узел 3 коррекции одиночных ошибок содержит элементы 42 сложения по модулю два (число элементов определяется разрядностью информационного слова) элементы 43 контроля четности (число элементов определяется разрядностью контроля по паритету) формирователь 4 контрольных разрядов содержит группы элементов 44-47 контроля четности (число элементов в группах определяется разрядностью контрольного слова). Блок 5 сравнения содержит элементы 48 сложения по модулю два (число элементов определяется разрядностью контрольного слова),.

Дешифратор (фиг. 2) синдромов содержит элементы И 49, элемент ИЛИ 50, элементы И 51-53 (число элементов И

53 определяется разрядностью информационного слова, а элементов И 52 ; разрядностью контрольного слова), элементы ИЛИ 54.

Узел 3 служит для коррекции одиночных ошибок в информационном слове.

Для этой цели Вторые входы узла, представляющие информационное слово, подключаются к первым входам элементов 42 сложения по модулю два, а первые входы, представляющие содержимое регистра 8 указателей ошибочных разрядов, - к вторым входам тех же элементов для подразрядного сложения по модулю два одноименных разрядов.

Выходы элементов 42 подключаются к вторым выходам узла и к входам элементов 43 контроля четкости для выработки контрольных разрядов по паритету для скорректированного информационного слова. Выходы элементов 43 подключаются к первым выходам узла.

Формирователь 4 контрольных разрядов служит для выработки контрольных разрядов по паритету и контрольно-. го слова на основании информационного слова, прочитанного из оперативной памяти. Для этой цели вход формирователя, представляющий информационное слово, подключается к входам элементов 44-47 контроля четности. Выходы элементов 44, определяющие контрольные разряды по паритету, подключаются к вторым выходам формирователя, а выходы элементов 47, определяющие контрольное слово, соединяются с первыми выходами формирователя..

0 8 входы дешифратора 6. Если контрольные слова совпали, то дешифратор

6 на выходе 34 вырабатывает сигнал отсутствия ошибки, который поступает на входы второй и третьей групп элементов И-ИЛИ 21 и 22, разрешая выдачу разрядов паритета с выходов формирователя 4 и информационного слова с единичных выходов регистра

2 на шины 32 и 31 для дальнейшей обработки в процессоре.

Если контрольные слова не совпали, то при дешифрации синдромов возможна одна из следующих ситуаций: кратная четная ошибка; кратная нече-. ная ошибка; одиночная ошибка в информационном слове; одиночная ошибка в контрольном слове, В первых двух . случаях дешифратор б вырабатывает в шину 35 сигнал неисправимой ошибки, по которому выполняется процедура обработки аппаратных ошибок.

В последних двух случаях сигнал одиночной ошибки может быть выработан как при действительно одиночных, так и при некоторых нечетных кратных ошибкам, которые воспринимаются при дешифрации синдромов как одиноч4 ные.

В случае одиночной ошибки в информационном слове дешифратор 6 вырабатывает сигнал информационной ошибки, который под управлением синхросигнала с шин 28 через элемент И 14 включает триггер 10 и устанавливает в регистре 8 в единичное состояние разряд, указывающий номер ошибочного разряда в информационном слове. Разрядность регистра 8 совпадает с разрядностью информационного слова.

В случае одиночной ошибки в конт рольном слове дешифратор вырабатывает сигнал контрольной ошибки, по которому устанавливается триггер 11 через элемент И 15 синхросигналом, поступающим с шин 28, а содержимое регистра 8 устанавливается в, нулевое значение.

Для случая ошибки в информационном слове по единичному значению триггера 10, а для случая ошибки в контрольном слове по единичному значению триггера ll через элементы ИЛИ 18 и И 16 по синхросигналу, поступающему с шин 28, устанавливается в единичное состояние триггер 12, по которому производится запись в оператив.ную намять информации с нулевых выходов регистра 2 через первую группу

7 94016

Блок 5 сравнения служит для сравнения контрольного слова, прочитанно; го из оперативной памяти в регистр

1 контрольного слова, и контрольного слова, сформированного формирователем 4. Для этого первые входы блока

5 подключаются к первым входам элементов 48 сложения по модулю два, а вторые входы — к вторым входам этих же элементов для поразрядного сложе- 10 ния одноименных разрядов. Выходы элементов 48 соединяются с выходами блока 5, определяя собой синдромы.

Дешифратор 6 синдромов служит для дешифрации синдромов, поступаю- 1$ щих на входы дешифратора через шины

41 синдромов. Для этой цели входы ,дешифратора 6 подключаются к элементам И 49, 51 и 52. Выход элемен та И 49 .подключается к второму выходу щ дешифратора и третьему входу элемента И 53, выходы элементов И 51 соединены с входами элемента ИЛИ 54 и первым выходом дешифратора.

Устройство работает следующим об- 2s разом.

Для выполнения операции приема информации из процессора и записи ее в память по сигналу на шине 27 информационное слово по входным шинам зв

38 поступает в регистр 2 и даяее на входы формирователя 4 для выработки контрольного слова, которое затем заносится в регистр 1. Для записи в память контрольное слово выдается на шины 29, а информационное сло-.. во с единичных выходов регистра 2 через первую группу элементов И-ИЛИ

20 - на вины записи информационного слова.

При выполнении операции считывания из оперативной памяти по сигналу на шине 27 информационное слово, принятое по шинам 26,, запоминается в регистре 2 и регистре 7, а конт- . рольное слово через шины 37 запоминается в регистре 1. Далее сигналы с единичных выходов регистра 2 поступают в формирователь 4 контрольных разрядов, который формирует новое контрольное слово и разряды паритета для каждого байта информационного слова. Новое контрольное слово с первых выходов формирователя 4 и контрольное слово с единичных выходов регистра 1 поступают в блок 5 сравнения. Результатом этого сравнения являются синдромы, посту-, пающие через шины 41 синдромов на

9 9ч016 элементов И-ИЛИ 20. По завершению цикла записи синхросигналом, поступившим с шин 28, сбрасывается триггер 13 через элемент И 17. По единич-, ному состоянию триггера 13 происходит чтение информации из оперативной памяти на шины. 28 и прием ее в регистр

2. Далее содержимое регистра 2 с единичных выходов, содержимое регистра

7 с нулевых выходов и содержимое ре- 1р гистра 8 складывается в сумматоре 25.

Нулевой результат сложения указыва-. ет на действительно одиночную ошибку в информации, прочитанной из оперативной памяти. Узел 3 корректирует ошибку по содержимому регистра 8 и выдает верную информацию через вторую и третью группы элементов

И-ИЛИ.21 и 22 на шины 31 и шины 32 для дальнейшей обработки в процессоре.

Ненулевой результат сложения ука-. зывает на нечетную кратную ошибку в памяти, которая по виду синдромов максировалась под одиночную. В этом случае сумматор 25 вырабатывает сиг- .

-нал невозможной коррекции, по которому процессор выполняет процедуру обработки аппаратной ошибки.

Таким образом, устройство позволяет выделять и корректировать только одиночные ошибки и исключает возможность коррекции кратных нечет-ных ошибок, воспринимаемых по виду синдрома как одиночные. Это позволяЗ5 ет повысить надежность обработки информации.

0; входными шинами чтения из процессора информационного слова и входными шинами, чтения из памяти информационного слова,. узел коррекции

40. ва, второй выход дешифратора синдромов соединен с вторым входом we"

1. Устройство для контроля и коррекции информации, содержащее регистр контрольного слова, первый и второй входы которого подключены соответственно к входным шинам чтения контрольного слова из памяти и входной шине записи/чтения из процессора устройства, выход - к выходным шинам записи в память конт50 рольного слова устройства и первому входу блока сравнения, а третий вход - к второму входу блока сравне . ния и первому выходу формирователя контрольных разрядов, вход которого подключен к единичному

55 .выходу регистра информационного слова, первым и вторым входами соединенного соответственно с ка коммутации, третий и четвертый выходы - соответственно с первым и вторым входами формирователя сигналов повторения обращений, а пятый выход - с выходной шиной сигнала неисправимой ошибки, пятый вход блока коммутации подключен к второму выходу формирователя контрольных разрядов, шестой вход - к выходу элемента .

ИЛИ-НЕ, седьмой вход - к входной ши" не записи/чтения из процессора устойства и первому входу элемечта

ИЛИ, восьмой вход — к нулевому выходу регистра информационного слова, третий вход которого соединен с выходом элемента ИЛИ, вторым входом сое.1 диненного с выходной шиной сигнала пов

Формула изобретения одиночных ошибок и дешифратор синдромов, соединенный входом:с выходом блока сравнения, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены регистр указателей ошибочных разрядов дополнительный регистр информационного слова, блок коммутации, сумматор по модулю-два; формирователь сигналов повторения обращений, элемент ИЛИ и элемент

ИЛИ-НЕ, причем первый-выход дешифратора синдромов через. регистр указателей ошибочных. разрядов подключен к первому выходу узла коррекции одиночных ошибок, первый и второй выходы которого соединены соответственно с первым и вторым входами блока коммутации, а второй вход — с единичным выходом дополнительного регистра информационного слова, первый, второй входы и нулевой выход которого подключены соответственно к входной шине записи/чтения из процессора устройства, к входным шинам чтения из памяти информационного слова устройства и первому входу сумматора по модулю два, вторым входом подключенного к выходу регистра указателей ошибочных разрядов, третьим входомк единичному выходу регистра информационного слова и третьему входу блока коммутации, а выходом - к первому входу элемента ИЛИ-НЕ и выходной шине невозможности коррекции устройст" мента ИЛИ-НЕ и четвертым входом бло11 94 торного чтения у . роиства и первым выходом формирователя сигналов повторения обращений, второй выход которого подключен к девятому входу блока коммутации и выходной шине сигнала повторной записи устройства, а третий вход - к входным шинам сигналов управления устройства, первый, второй и третий выходы блока коммутации соединены соответственна с выходными шинами записи в .flBMRTb информационного слова. устройства, выходными шинами записи в процессор . информационного слова устройства и выходными шинами записи в память контрольного слова устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что формирователь сигналов повторения обращений содержит четыре элемента И, триггер записи, триггер чтения, триггер ошибки информационного слова и триггер ошибки контрольного слова, первые входы которых соединены с третьим входом формирователя, и элемент ИЛИ, причем вторые входы. первого и вто0160 12 рого элементов И являются соответственно первым и вторым входами формирователя, а выходы подключены соответственно к вторым входам триггеров

s ошибки информационного и контрольного слов, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выходом подключенного к вторым входам третьего и

10 четвертого элементов И, выходы которых соединены соответственно с вторыми входами триггеров записи и чтения, единичные выходы которых являются соответственно вторым и первым выхода1$ ми формирователя, нулевой выход триггера записи подключен к третьему выходу четвертого элемента И.

Источники информации,. ра принятые во внимание при экспертизе

1. Вопросы радиоэлектроники, Серия 3BT.q вып. 10, 1978, с. 30-33

2. Вопросы радиоэлектроники, Серия ЭВТ, вып. 11. 1977, с. 59-61 (прототип).

Фиг. 2

Составитель В. Вертлиб

Редактор С. Круоенина Техред M. Гергеаь Корректор В.Сиииукаа

Заказ 69/71 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,