Стохастический интегратор

Авторы патента:

G06F7/70 - с помощью стохастической последовательности импульсов, т.е. случайно возникающих импульсов, средняя частота повторения которых представляет числа

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

< >942017 (61) Дополнительное к авт. свид-ву(22) Заявлено 19.11.80 (21) 3007099/18-24

Р М g> з

G 06 F 7/70 с присоединением заявки ¹

Государственный комитет

СССР оо делам изобретений н открытий (23) Приоритет

Опубликовано 070782 Бюллетень № 25 (53) УДК 681.3 (088. 8) Дата опубликования описания 07.0782 (72) Автор изобретения

Ю.А. Брюхомицкий

Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть использовано в стохастических вычислитель-" ных машинах и устройствах.

Известеч стохастический интегратор, содержащий постоянное запоминающее устройство, генератор управляющих случайных последовательностей и логическую матрицу (1).

Обладая простотой схемкой реализации и возможностью легкой перестройки на воспроизведение различных функций, такой интегратор требует вместе с тем значительного объема постоянного запоминающего устройства и большого количества управляющих случайных последовательностей.

Известен также стохастический интегратор, содержащий сдвигающий регистр с комбинационньм сумматором на входе, одноразрядный генератор случайных символов и схему сравнения (2)Обладая простотой аппаратурной реализации, такой интегратор имеет, однако, низкое быстродействие ввиду последовательного принципа организации вычислений.

Наиболее близким по технической сущности к предлагаемому является стохастический интегратор, содержа щий п-разрядный накопитель подынтегральной функции, вход которого яв" ляется входом интегратора, генератор

5 случайных чисел, генератор тактовых импульсов, блок сравнения, первый вход которого соединен с выходом генератора случайных чисел, тактирующий вход соединен с тактирующим входом накопителя подынтегральной функции и с выходом генератора тактовых, импульсов, а выход является выходом; устройства (3).

Недостатком указанного интегратора является его аппаратурная слож15 ность, основную долю которой составляют и-разрядные генератор случайных чисел и блок сравнения, предназначенные для вероятностного преобраэо» вания и-разрядньг: значений подынтег20 ральной функции.

Цель изобретения упрощение стохастического интегратора.

Поставленная цель достигается тем, что стохастический интегратор, содержащий накопитель, вход которого

:является входом устройства, блок сравнения, выход которого является выходом устройства, генератор случайных чисел, выход которого соеди;нен с первым входом блока сравнения, 942017 генератор тактовых импульсоз, выход которого соединен с тактирующими входами накопителя и блока сравнения, дополнительно. содержит коммутатор, счетчик, элемент задержки и элемент запрета, причем первый и второй ин- 5 формационные входы коммутатора соединены с выходами соответственно старших и младших разрядов накопителя, выход - с вторым входом блока сравнения, а управляющий вход - с 10 выходом счетчика и входом элемента задержки, выход которого соединен с запрещающим входом элемента запрета, вход элемента запрета подключен к выходу генератора тактовых нмпуль- 15 сов, а выход соединен с входом счетчика.

На чертеже представлена блок-qxeма стохастического интегратора.

Интегратор содержит накопитель 1, коммутатор 2, блок 3 сравнения, генератор 4 случайных чисел, элемент 5 запрета, счетчик б, элемент 7 задержки, генератор б тактовых импульсов.

Вход накопителя 1 является входом интегратсра. Выходы. n/2 старших и и/2 младших разрядов н:.копителя

1 соедиьены соответственно с первым и вторым информационными входами ко .-мутатора 2, выход которого соеди" нен сс вторым входом блока 3 сравнения. Выход генератора 4 случайных чисел соединен с первым входом блока

3 сравнения, выход которого является выходом интегратора. Выход генератора 8 тактовых импульсов соединен 35 с тактирующими входами накопителя

1 и блока 3 сравнения, а также с входом элемента 5 запрета, выход которого соединен с входом счетчика

6. Выход счетчика б соединен с, уп- 40 авляющим входом коммутатора 2 и входом элемента 7 задержки, выход которого соединен с запрещающим входом элемента 5 запрета.

Интегратор работает следующим образом.

Перед началом процесса инте. Рирования в накопитель 1 заносится начальное и-разрядное значение подынтегральной функции у(х ) . Счетчик б находится в исходном вЂ” нулевом состоянии, которому соответству..т отсутствие сигнала переполнения на его выходе. Коммутатор 2, управляе55 вом (из двух) положении, при котором второй вход блока 3 сравнения подключен к выходу старших и/2 разрядов накопителя.

Процесс интегрирования инициируется тактовыми жлульсами, вырабатываемыми генератором 8 тактовых импульсов. При этом, счетчик б через открытый элемент 5 запрета начинает подсчет поступающих на его вход тактовых импульсов, а блок 3 сравнения 65 ! осуществляет преобразование содержимого старших n/2 разрядов на :опитeлa

1 (у (х;) в случайную последовательность .иьйульсовг

Sign 3 (ХД если,и6) )1С(Х1)};(1) (.2(1) .. О, если,и.()т,) „, (х1));

1 = 0,1,2,... где яа(i) " случайные числа, равномерно распределенные и ийтервале (0,1), вырабатываемые генератором 4 случайных чисел.

Полученная последовательность (i) поступает на выход интегратора. Накоплен| е этой последовательности в соответствии с методом Монте-Карло позволяет полу:-.ить приближенную оценку интеграла:

Х1

Z(x;)= j s(x)ax IX ), (К), Я)

О где ах=2 "- шаг интегрирования для основной частоты. (Операция накопления (2) выполняется, в другом .=.налогичном интеграторе или отдельн и накопителе, входящем в состав вычислительного устройства) °

Сдновременно с выдачей последовательности у (i) на вход интегра1 тора пос".упает входная случайная последовательность ((i) которая по мере накопления в накопителе 1 образует текущие значения подынтегральнся функции у(х;) .. у(х„) =у(х 1)+ 4 х- L>(i) (3)

1 = Ор 1, 2,...

В описанном режиме устройство работает до тех пор,пока счетчик б не заполнится до состояния 1 1 1 1...1. п/2

Тогда очередной тактовый импульс вызывает переход счетчика 6 в исходное нулевое состояние, а на его выходе формируется сигнал переполнения, который переводит коммутатор 2 во второе положение. В этом положении блок 3 сравнения подключается к выходу младших n/2 разрядов накопителя 1 и эа один такт осуществляет однократное преобразование содержимого младших n/2 разрядов накопителя 1 ущ(х ) в символ случайной последовательности:

® яср „(х() если ра(1)<) „,(х;П о если,и(Щ) ц(хф, (4)

1=0,1,2...,,,/ =0)1,2,...

В следующем такте задержанный s элементе 7 сигнал переполнения закрывает .элемент 5 запрета. Последний блокирует поступление на вход счетчика б очередного тактового импульса и тем самым задерживает на один такт переход счетчика в состояние .0000 ° ..01, В результате в счетчике вЂ” вЂ” мвЂ” и/ 7

942017

6 одий дополнительный такт находится .в n/2 исходном нулевом состоянии.

При этом сигнал переполнения на его выходе вновь отсутствует, что вызы-. вает переключение коммутатора 2 опять в первое положение. Цикл работы устройства повторяется.

Сущность предлагаемого технического решения заключается в упрощении интегратора за счет сокращения до

n/2 числа разрядов подынтегральной функции,опрашиваемых блоком сравнения с основной тактовой частотой.

При этом младшая часть разрядов подынтегральной функции опрашивается с частотой ° в 2 раз меньшей чем осговная (n - полное число разрядов подынтегральной функции) . В итоге абсо.лютные погрешности вычисления основной и дополнительной частей приращения интеграла оказываются обратно пропорциональными максимальным абсолютным размерам этих частей. В свою очередь, это приводит к более сбалансированной суммарной относительной погрешности интегратора при одновременном его упрощении.

Пунктирной линией на чертеже обведена управляющая часть интегратора, которая имеет отношение не только к одному данному интегратору, а является .общей для всей совокупности аналогичных интеграторов, участвующих в решении задачи. Так, при использовании предлагаемого интегратора в качестве решающего блока в составе цифрового дифференциального анализатора, цифровой интегрирующей машины и других подобных системах потребуется только одна управляющая часть на весь имеющийся набор решающих блоков.

Технико-экономическая эффективность предлагаемого интегратора заключается в упрощении устройства при сохранении его быстродействия и точности. Как следует иэ описания предлагаемого устройства, его уп1 ощение достигается за счет сокращения

:в 2 раза разрядности блока 3 сравнения и генератора 4 случайных чисел. Достаточно высокая сложность отмеченных блоков в сочетании со сравнительной прост отой вводимого комму« татора 2 позволяет упростить стохастический интегратор на 20-40%.

Формула изобретения

Стохастический инте гратор, содержащий накопитель, вход которого является входом устройства, блок сравнения, выход которого является выходом устройства, генератор случайных чисел, выход крторого соединен с первым входом .блока сравнения, генератор тактовых импульсов, выход. которого соединен с тактирующими входами накопителя и блока сравнения, о т л и ч а ю щ и и с я тем, что, с целью .упрощения, он содержит коммутатор, счетчик, элемент задержки и элемент запрета, причем первый и второй информацйонные входы коммутатора соединены с выходами соответственно старших и мпадших разрядов накопителя, выход вЂ” с вторым входом блока сравнения, а управляющий вход вЂ” с выходом счетчика и

ЗО входом элемента задержки, выход которого соединен с запрещающим входом элемента запрета, вход элемента зап рета подключен к выходу генератора тактовых импульсов, а выход соединен

З5 с входом счетчика.

Источники информации, принятые во внимание при экспертизе

1. Яковлев В.В ., Федоров P.Ô.

Стохастические вычислительные машины.

4р И., Машиностроение, 1974, с.144148.

2. Кирьянов Б.Ф.,:Цифровые .модели и интегрирующие структуры. Таганро|

1970, с ° 225-231.

45 3. Гейнс Б.P. Стохастическая вычислительная машина. Электроника, 1967, В 14, с 3-11 (прототип) .

942017

Составитель О. Майоров

Редактор П. Макаревич Техред Ж. Кастелевич КорректорУ. Пономаренко

Заказ 4841739 Тираж 731 Подписное