Следящий стохастический интегратор

Авторы патента:

G06F7/70 - с помощью стохастической последовательности импульсов, т.е. случайно возникающих импульсов, средняя частота повторения которых представляет числа

(72) Авторы изобретения

Р, Ф. Федоров, В. В. Яковлев и Г. В. Добрнс

Ленинградский ордена Ленина институт инж дорожного транспорта им. акад. В. И. Обр (71) Заявитель (54) СЛЕДЯЩИЙ СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

Изобретение относится к вычисли" тельной технике и предназначено для использования в стохастическнх вычислительных устройствах.

Известны следящие стохастические интеграторы, используемые для выВ полнения операции экспоненциального сглаживания Р Зи f27 .

Однако случайные последовательности двоичщас символов, генерируемые на выходах этих интеграторов, обладают автокорреляцией, которая служит источником ошибок при последующих преобразованиях выходных стохастическнх переменных.

Наиболее близким к предлагаемому изобретению является следящий сто"

I хастический интегратор, содержащий блок распределения, реверсивиый счетчик, генератор случайыас чисел и цифровой компаратор (блок сравнения), выход которого является выходом интегратора и через блок распределения соединен с вычитающим входом реверсивного счетчика, суммирующий вход которого через блок распределения подключен ко входу интегратора, а выходы соединены с первыми входами цифрового компаратора, второй вход старщего разряда компаратора подключен к выходу источника сигнала "логический нуль", а вторые входы остальных разрядов - к выходам генератора случайных чисел (3 3.

Однако наличие автокорреляции в выходной последовательности этого интегратора может привести к ошибкам при вмполнении последующих вычислений с помощью стохастических преобразователей, содержащих элементы памяти, например при возведении выходной переменной интегратора в целую степень.

Цель изобретения вЂ” повышение точности эа счет уменьшения автокорреляции выходной последовательности.

Поставленная цель достигается тем, что следящий стохастический интегра89244 тор, содержащий распределитель, первый вход которого является выходом интегратора, реверсивный счетчик, сум" мирующий и вычитающий выходы которого соединены с выходами распределителя, цифровой компаратор, первая группа входов которого соединена с выходами разрядов реверсивного счетчика, а выход является выходом интегратора, генератор случайных чисел, вы- IO ходы которого соединены со второй группой входов цифрового компаратора, кроме выхода последнего старшего разряда, источник сигнала "логический !! нуль, выход которого соединен со вхо- is дом последнего старшего разряда, второй группы входов цифрового компаратора, дополнительно содержит накапливающий сумматор и элемент ИЛИ, первый вход которого соединен с выходом по- щ следнего старшего. разряда реверсивноzo счетчика, а выход вЂ” со вторым вхоцом распределителя, входы накапливающего сумматора подключены к выходам разрядов реверсивного счетчика, кроме 2s выхода последнего старшего разряда, а выход соединен со вторым входом элемента ИЛИ.

Включенные в цепь обратной связи интегратора дополнительные элементы изменяют свойства последовательности, поступающей на вычитающий вход реверсивного счетчика, таким образом, что это приводит к рандомиэации выходной последовательности двоичных символов.

На фиг. представлена блок-схема интегратора; на фиг. 2 вЂ” автокорреляционные функции выходных последовательностей предлагаемого и известного интеграторов, полученные при разряд° 40 ности реверсивного счетчика в обоих устройствах, равной пяти, и уровне входной вероятности, равной 0,5.

Предлагаемый интегратор содержит распределитель I, реверсивный счетчик 2, цифровой компаратор 3, генера45 тор 4 случайных чисел, вход 5 интегратора, выход 6 интегратора, источник 7 сигнала "логический нуль", накаплива.ющий сумматор 8 и элемент ИЛИ 9.

Суммирующий вход реверсивного счет- 5О чика 2 через распределитель подключен ко входу 5 интегратора. Выходы реверсивного счетчика 2 соединены с первой группой входов цифрового компаратора 3, вход старшего разряда второй группы входов которого подключен к выходу источника 7 источника сигнала "логический нуль",а остальные входы к выхог 4 дам генератора 4 случайных чисел. Выход старшего разряда реверсивного счетчика 2 соединен с первым входом элемен" та ИЛИ 9, второй вход которого соединен с выходом переполнения накапливающего сумматора 8, входы которого подключены к выходам остальных (младших) разрядов реверсивного счетчика 2 ° Выход цифрового компаратора 3 является выходом 6 интегратора, а выход элемента ИЛИ 9 через распределитель I подключен к вычитающему входу реверсивного счетчика 2.

Устройство работает следующим об-, разом.

В каждом такте целочисленное содержимое реверсивного счетчика 2 прибавляется к содержимому накапливающего сумматора 8 осуществляющего сложение по модулю 2», где 8 вЂ” его разрядность.

При этом вероятность (частота) появления символа "1" на выходе переполнения сумматора 8 пропорциональна содержимому счетчика 2 с коэффициентом 2 . Если вероятность появления символа "I" во входной последовательности возрастает (уменьшается), то увеличивается (уменьшается) и содержимое счетчика 2. что, в свою очередь, вызывает увеличение (уменьшение) частоты появления символа "!" на выходе переполнения сумматора 8, который соединен через распределитель с вычитающим входом реверсивного счетчика 2. Поэтому происходит стабилизация содержимого счетчика 2 на некотором уровне, пропорциональном в среднем новому уровню вероятности на входе 5 интегратора, Элемент 9 ИЛИ обеспечивает обходной путь сигналу переполнения сумматора 8 при содержимом счетчика 2, равном 2.

Цифровой компаратор 3 и генератор 4 случайных чисел образуют линей" ный преобразователь код-вероятность с коэффициентом передачи 2 . Таким образом, в установившемся режиме уровня вероятностей появления символа "1" на входе 5 и выходе 6 интегратора совпадают, что характерно для режима слежения.

Однако авгокорреляционная функция !О выходной последовательности двоичных символов (фиг. 2) в предлагаемом устройстве по виду совпадает, а по величине примерно вдвое меньше, чем автокорреляционная функция II характеризующая известный интегратор.

892442

Таким образом, уменьшение автокорреляции на выходе предлагаемого интегратора позволяет повысить точность последующих вычислений, если они выполняются с помощью стохастических решающих блоков, чувствительных к уровню автокорреляции входной последовательности.

Формула изобретения 1ф

Следящий стохастический интегратор, содержащий распределитель, первый вход которого является выходом интегратора, реверсивный счетчик, !5 суммирующий и вычитающий выходы которого соединены с выходами распределителя, цифровой компаратор, первая группа входов которого соединена с выходами разрядов реверсивного счетчи- щ ка, а выход является выходом интегратора, генератор случайных чисел, выходы которого соединены со второй группой входов цифрового компаратора, кроме выхода последнего старшего раз- 2$ ряда, источник сигнала "логический нуль", выход которого соединен со входом последнего старшего разрядаа, вто" рой группы входов цифрового компаратора, отличающийся тем, что, с целью повышения точности за счет уменьшения автокорреляции выходной последовательности, он содержит накапливающий сумматор и элемент ИЛИ, первый вход которого соединен с выходом последнего старшего разряда реверсивного счетчика, а выход вЂ” со вторым входом распределителя, входы накапливающего сумматора подключены к выходам разрядов реверсивного счетчика, кроме выхода последнего старшего раз" ряда, а выход соединен со вторым входом элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Яковлев В.В., Федоров P.Ô. Стохастические вычислительные машины.

Л., "Машиностроение", 1974, с. 150155.

2. Авторское свидетельство СССР

Ф 572789, кл. G 06 F 15/36, 1977., 3. Авторское свидетельство СССР

М 681431, кл. G 06 F 15/36, 1979 (прототип .

892442

ag) Ю

1б

° юг.2

Составитель О. Майоров

Редактор И. Ющовепкий, Техред С. Мигунова, Комлектов О. Билак