Устройство для приема телесигналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (ii) 942112 (6} ) Дополнительное к авт. сеид-ву (22) Заявлено 03.12.80 (2l ) 3211789/18-24 с присоединением заявки М— . {23) Приоритет

Опубликовано 07.07.82. Бюллетень РЬ 25

Дата опубликования описания 07.07,82 (51)M. Кл.

GO8 С 19/28

1ааудврствкееый каметвт

СССР аа даавм евоврвтвней е открытей (53) УДК 621.398 (088.8) В.И. Леперт и А.Ю. Лапин (72) Авторы изобретения (7t) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ТЕЛЕСИГНАЛОВ

Изобретение относится к телемеханике и может быть использовано в устройствах телеуправления и телесигнализации рассредоточенных объектов.

Известно устройство для приема телесигналов, содержащее регистры сдвига, 5 распределители, дешифраторы, элементы И.

ИЛИ (1).

Недостатком устройства является зна» чительное время, которое тратится На вхождение в синхронизм и цикловое фазирование приемников телесигнализации, что снижает скорость сбора информации от рассредоточенных объектов.

Наиболее близким Во технической сущности к предлагаемому является устройство для приема телесигналов, содержащее коммутатор, информационные входы которого соединены с первым входом устройства, управляющий вход комму-2а татора объединен с управляющкти входами первого и второго элементов И и подключен к второму входу устройства, первый выход коммутатора соединен с пэр2 вым входом первого блока фазирования (синхронизации) и третьего элемента И, первый, второй и третий выходы первого блока фазирования соединены соответст —, венно с первыми входами первого распределителя и первого регистра сдвига, . вторыми входами первого и третьего элементов И; выход третьего элемента И соединен с вторым входом первого регистра сдвига, выход которого через первый дешифратор соединен с вторым входом первого распределителя, выход которого соединен с вторым входом второго эле.мента И, выход которого соединен с пер вым входом второго распределителя, второй выход коммутатора соединен с первым входом второго блока фезировчния (синхронизации) и четвертого элемента И, вы;од которого соединен с, первым входЬм, второго регистра сдвига, первый выход которого через второй дешифратор сое-. динен с вторым входом второго распределителя, второй вход второго блока фа« зирования соединен с выходом первого

3 9421 12 элемента И, первый выход — с третьим входом второго распределителя и вторым входом второго регистра сдвига, .третий выход - с входом третьего распределителя, выход которого соединен с вторым входом четвертого элемента И и первым входом анализатора кода, второй и третий выходы которого соединены с первым выходом второго распределителя и втог рым выходом второго регистра сдвига, 10 пе }вь}й и второй выходы анализатора кода и третий выход второго регистра сдвига соединены с соответствующими входами пятого элемента И, выход которого соединен с выходом устройства (21. !

В этом устройстве сокращается время, затрачиваемое на синхронизацию и цикловое фазирование приемных устройств при переключении с канала на канал.

Однако известное устройство обладает недостаточно высоким быстродействием, так как сигнал на переключение канала может передаваться либо от датчика вре мени, либо по окончании цикла телеси}

ыализации, определяемого выделением ключевой кодовой комбинации, передаваемой в начале каждого цикла телесигнадизации, то неизбежны потери времени: р первом случае - за счет того, что период между переключающимися импуль сами должен соответствовать длФгельности максимального цикла телесигнализации, а во втором случае — эа счет ожидания (в среднем половины цикла) прихода ключевой комбинации (несмотря на

М то, что устройство приема засинхронизиро- вано) .

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для приема телесигналов, содержащее коммутатор, информационные входы которого подключены к входу устройства, первый и второй выходы коммутатора соединены с первыми входами

45 соответственно первого и второго блоков синхронизации, первые выходы которых сое- динены с первыми входами соответственно первого и второго распределителей, вторые входы которых соединены с первыми выходами соответственно первого

50 и второго дешифраторов, второй выход первого блока синхронизации соединен с первым входом первого элемента И, выход которого соединен с вторым входом второго блока синхронизации, выход первого распределителя соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго распределителя, первый выход которого соединен с первым входом анализатора кода, введены блок запуска, ключевой элемент, блок памяти, блок сравнения, блок управления, третий и четвертый элементы И, выход блока запуска соединен с первым входом третьего элемента И, выход которого соединен с первым входом ключевого элемента, выход которого через блок памяти соединен с первым входом блока сравнения, выход блока сравнения соединен с вторыми входами первого и второго элементов И и первыми вхо( дами четвертого элемента И и блока управления, выход которого соединен с управляющим входом коммутатора, третий выход первого блока синхронизации соединен с вторым входом первого дешифратора, выход которого соединен с вторым входом блока управления, второй и третий выходы второго распределителя соединены с вторыми входами соответственно ключевого элемента и четвертого элемента И, выход которого соединен с третьим входом ключевого элемента, второй и третий выходы второго блока синхронизации соединены соответственно объединенными входом второго дешифратора, вторым входом блока сравнения и четвертым входом ключевого элемента и с вторым входом анализатора кода, выход которого подклк чен к выходу устройства.

На чертеже показана блок-схема устройства.

Устройство содержит первый и второй блоки 1 и 2 синхронизации, первый и второй распределители 3 и 4, первый и второй дешифраторы 5 и 6, первый элемент И 7, анализатор 8 кода, второй элемент И 9, коммутатор 10,, ключевой элемент 11, блок 12 сравнения, блок 13 памяти, третий элемент И 14, блок 15 управления, блок 16 запуска, четвертый элемент И 17.

Устройство работает следующим образомм.

На информационные входы 1, ..., 1, j +1,...,V коммутатора 10 от группы рассредоточенных объектов поступает информация (телесигнализация) в виде не» прерывной последовательности кодовых комбинаций. В начале каждого цикла телесигнализации следует фазирующая ключевая кодовая комбинация.

Информация, поступающая в устройство по (} +1)-му входу (каналу), подается

HB вход блоке 1 синхронизации. С Bblxog& блока 1 после регенерации информация

5 9421 поступает в дешифратор 5 ключевой комбинации. После регистрации ключевой ком бинации и ее декодирования дешнфратором

5 на его выходе формируется импульс сброса распределителя 3 в исходное состояние, т. е. тактовая синхронизация и цикловая фаза информации, поступающие по (1+1) каналу, запоминаются соответственно блоком 1 и распределителем 3.

При этом, на втором выходе дешифра- 10 тора 5 формируется сигнал, подготавливаюший подключение первого блока 1 синхронизации к (+2)-му каналу, а второго блока 2 синхронизации к (1+1)му каналу. 1$

Одновременно подобные комбинации телесигнализации, поступающие по 1 -ому каналу, подаются на вход блока 2 синхронизации и после регистрации поступают в дешифратор 6 ключевой комбинации. щ

После регистрации ключевой комби нации на выходе дешифратора 6 появляется импульс сброса (установки) распредели теля 4 в исходное.состоянив (осуществляется фазирование распределителя 4), после чего с анализатора 8 кода, на который с вы» хода блока 2 и распределителя 4 поступают синхронизирующие импульсы, выдается сигнал, разрешающий дешифрацию при нимаемых кодовых комбинаций, поступаю- за ших по 1 -му каналу в дешифратор команд (не показан). Со второго выхода дешифратора 6 выдается сигнал, который (при наличии запускающего сигнала, поступающего с блока 16) через элемент И 17 открывает ключевой элемент 11. Кодовые комбинации поступают через ключевой элемент 11 в блок 13 памяти, в котором запоминается первая пришедшая по -му каналу кодовая комбинация, и на блок 12 сравнения, где каждый цикл работы распределителя 4 сравнивается, кодовая комбинация приходит из канала с кодовой комбинацией, записанной в блоке 13 памяти.

4$

При завершении приема по 4-му каналу полного цикла телесигнализации на вход блока 2 и, следовательно, на вход блока 12 сравнения поступает кодовая комбинация, аналогичная записанной в блоке 13 памяти, в результате чего на выходе блока 12 сравнония появляется сигнал, по которому блок 15 управления коммутатором выдает команду на коммутатор 10, осуществляющий подключение (1+2)-ro канала к входу блока 1 синхронизации, (1+1)-го канала к выходу блока 2 синхронизаций. Этим же сигналом осуществляется перефазирование

12 6 блока 2 и распределителя 4 и через эле мент И 17 снова разрешается запись в блок 13 памяти первой пришедшей по каналу (ч+1)-ной кодовой комбинации.

Цсли в процессе анализа кодовых комбинаций, поступающих по (1 +1)-му каналу, вследствии неисправности канала, дешифратором 5 не была зарегистрирована и декодирована ключевая кодовая комбинация, с второго выхода дешифратора 6 на блок 15 управления коммутатором выдается сигнал, подготавливаюший подключение первого блока 1 синхронизации к (1+2)-му каналу и запрешающий переключение второго блока 2 синхронизации с 1 на (+1)-ой канал. После выделения ключевой кодовой комбинации, принятой .по (+2)-му каналу, с дешифратора 5 выдается сигнал, по которому блок 15 подает команду в коммутатор 10 на подклю, чение первого блока 1 синхронизации к (1+3)-му каналу, а второго блока 2 синхронизации к (i +2)-му каналу. . Таким образом, время, необходимое для сбора информации от рассредоточенных объектов сокращается за счет того, что исключается время ожидания от момента переключения каналов до прихода ключевэвой кодовой комбинации. По сравнению с устройством, в котором сигнал на переключение каналов выдается после приема по -му каналу ключевой комбинации, средний выигрыш по времени определяется выражением а по сравнению с устройством, где переключение производится от датчика времени, выражением и ("max 1 и К

1=1

I где + - длительность приема одной кодовой комбинации, - число кодовых комбинаций, пэ»

1 редаваемых в цикле ТС по

- -му каналу, 0 число кодовых комбинаций в цикле телесигнализации, имею шам максимальную длительность, и - число опрашиваемых объектов (каналов).

Расчеты, произведенные по приведен ным формулам, показывают, что время сброса информации в первом случае сокра шается в среднем в полтора раза, а во втором случае в два раза.

7. 9421 формула изобрете ния

Устройство для приеме телесигналов, содержащее коммутатор, информационные входы которого подключены к входу устройства, первый и второй выходы коммутай

1s тора соединены с первыми входами соответственно первого и второго блоков синхронизации,,первые выходы которых соединены с первыми входами соответсъ-

10 венно первого и второго распределителей, вторые входы которых соединены с первыми выходами соответственно первого и второго дешифраторов, второй выход первого блока синхронизации соединен с пер15 вым входом первого элемента И, выход которого соединен с вторым входом второго блока синхронизации, выход первого распределителя соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго

20 распределителя, первый выход которого соединен с первым входом анализатора кода, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия устрой2S ства, в него введены блок запуска„ключевой элемент, блок памяти, блок срав нения, блок управления, третий и четвер-. тый элементы И, выход блока запуска соединен с первым входом третьего элемента И, выход которого соединан с пер30 вым входом ключевого элемента, выход

l2 & которого через блок памяти соединен с первым входом блока сравнения, выход блока сравнения соединен . с вторыми входами первого и второго элементов И и первыми входами четвертого элемента И и блока управления, выход которого соединен с управляющим Входом коммутатора

У третий выход первого блока синхронизации соединен с вторым входом первого дешифратора, выход которого соединен с вторым входом блока управления, второй и третий выходы второго распределителя соединены с вторыми входами соответственно ключевого элемента и четвертого элемента И, выход которого соединен с третьим входом ключевого элемента, второй и третий выходы второго блока синхронизации соединены соответствен но объединенными входом второго дешифратора, вторым входом блока сравнения и четвертым входом ключевого элемента и с вторым входом анализатора кода, выход которого подключен к выходу устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

% 551685, кл. 608 С 19/28, 1975.

2. Авторское свидетельство СССР

М 610152, кл. GO8 С 19/28, 1976 (прототип) .

° ВНИИПИ Заказ 4848/44

Тираж 642 Подписное филиал ППП Патент, г,Ужгород,ул.Проектная,4