Буферное запоминающее устройство
Союз Советскик
Социапистическик
Респ бабник
ОП ИСАНИНА
ИЗОБРЕТЕНИЯ
К АВТОРСК(>МУ СВИДЕТЕЛЬСТВУ
G ll С 9/00 с присоединением заявки М (23) Приоритет 9мударстаанаыХ квинтет СССР llo делам нзабретеннХ н юткрытнХ Опубликовано 07, 07. 82. Бюллетень фв 25 (53) УЛК 681.З27, ° 6(088,8) Дата опубликования описания 07.07.82 (72) Авторы изобретения В. А. Шрайбман и Н. В. Заиченко (71) Заявитель (54) БУФЕРНОЕ .ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к технике систем передачи данных и может использоваться в центрах коммутации сообщений. Известно буферное запоминающее 5 устройство (БЗУ), которое может использоваться для накопления и промежуточного хранения сообщений, представляющих собой законченные в смысловом отношении блоки данных. Устройство содержит блок управления1 генератор импульсов, входной регистр,эле" менты И, матрицу оперативной памяти, выходной регистр, счетчики адресов записи и считывания, элемент ИЛИ и дешифратор адресов (11. Недостатком известного устройства является его сложность. Наиболее близким к предлагаемому по технической сущности является 20 БЗУ, содержащее регистр входного слова, входные элементы И, счетчики адресов, дешифратор адресов, матрицы памяти, элементы ИЛИ, регистр выходного слова и узел управления. Источник сообщений сопровождает входные слова синхроимпульсами записи ЗП. Если сво" бодна первая матрица памяти, то в нее осуществляется запись. Входное слово записывается в регистр входного слова. Сигнал управления, поступающий на управляющие входы первых входных элементов И, разрешает перезапись содержимого регистра входного слова в первую матрицу памяти. После заполнения первой матрицы памяти узел управления вырабатывает сигнал занятости„ уведомляющий приемник сообщений о наличии в БЗУ сообщения. Одновременно начинается. запись поступающего на вход БЗУ нового сообщения во вторую матрицу памяти, если она свободна. Сигнал управления, поступающий на управляющие входы вто" рых входных элементов И, разрешает перезапись содержимого регистра входного слова в вторую матрицу памяти. Последовательная выборка адресов мат9"2139 4 риц памяти осуществляется с помощью счетчиков адреса и дешифраторов адресов. Считывание информации из БЗУ осуществляется при поступлении от приемника сообщений синхроимпульсов СЧ. Сигнал управления, поступающий на управляющие входы первых выходных элементов И, разрешает прохождение слова из второй матрицы памяти через элементы ИЛИ на входы регистра выходНОГО СРО88. Если приемник сообщений своевременно реагирует на сигнал занятости, запись s БЗУ осуществляют практически непрерывно благодаря поочередному освобождению матрицы памяти. B npo тивном случае БЗУ заполняется полностью и узлом управления вырабатывается сигнал, уведомляющий о том, что дальнейшая запись сообщений в БЗУ невозможна. 8 процессе передачи в сообщениях могут возникать искажения (сбои) информации. Способы обнаружения и исправления как одиночных, так и групповых сбоев текстовой части сообщения достаточно известны. Однако,"возможны сбои синхронизации, ведущие к искажению структуры и даже формата сообщения. Их восстановление в процессе обработки в реальном масштабе времени практчиески невозможно. Характерным. признаком подобных сбоев является отсутствие в последнем слове сообщения кодовой ,комбинации маркера конца сообщения 12), Недостатком известного устройства является воэможность накопления им и передачи на обработку невосстановимых в дальнейшем сбойных сообщений. Кроме того, в устройстве запоминается кодовая комбинация последнего слова сообщения, которая является фиксированной для всех сообщений, что приводит к увеличению оборудования и снижению достоверности считываемых сообщений. Так, например, в результате сбоя в последней ячейке любой из матриц памяти БЗУ сообщение может быть в дальнейшем снято с обработки. Ф Цель изобретения - упрощение устройства и повышение достоверности считывания. Поставленная цель достигается тем, что в буферное запоминающее устрой5 1О 3S 55 ство, содержащее первый и второй накопители, информационные входы которых подключены к выходам элементов И соответственно первой и второй групп, адресные входы первого и второго накопителей подключены к выходам соответственно первого и второго дешифраторов, управляющие входы которых подключены к соответствующим выходам блока управления, информационные входы первого и второго дешифраторов подключены к выходам соответственно первого и второго счетчиков, управляющие входы которых подключены к соответствующим выходам. блока управления, информационные выходы первого и второго накопителей подключены к одним входам элементов И соответственно третьей и четвертой групп, другие входы которых подключены к соответствующим выходам блока управления, выходы элементов И третьей группы подключены к одним входам элементов ИЛИ группы, другие входы которых подключены к выходам элементов И четвертой группы, одни входы элементов И первой и второй групп подключены к выходам первого регистра, управляющий вход которого подключен к соответствующему выходу блока управления, другие входы элементов И первой и второй групп подключены к соответствующим выходам блока управления, выходы элементов ИЛИ группы подключены к информационным входам второго регистра,первый управляющий вход которого подключен к соответствующему выходу блока управления, дополнительно введены третий дешифратор и элемент 2И-ИЛИ, одни входы которого подключены к соответствующим выходам первого и второго дешифраторов,а другие входы — к соответствующим выходам блока управления, выход элемента 2И-ИЛИ подключен ко второму управляющему входу второго регистра, входы третьего дешифратора подключены к выходам первого регистра, выход третьего дешифратора и соответствующие выходы первого и второго дешифраторов подключены ко входам блока управления. На чертеже представлена блок-схема устройства. Буферное запоминающее устройство содержит регистр 1 входного слова, элементы И 2 первой группы, элемен942 139 6 ты И 3 второй группы, первый счетчик 4, первый дешифратор 5, первый накопитель 6, второй накопитель 7,второй дешифратор 8, второй счетчик 9, элементы И 10 третьей группы, элементы И 11 четвертой группы, группу элементов ИЛИ 12, регистр 13 выходного слова. Блок 14 управления, третий дешифратор 15, элемент 2И ИЛИ 16. Слова сообщения, сопровождаемые синхроимпульсами записи ЭП, поступают параллельно-последовательно от источ" ника сообщений на информационные входы регистра 1 входного слова, Блок 14 управления формирует из синхроимпульсов ЗП сигналы У0, Уl, У3, если запись осуществляется в накопитель 6, или сигналы УО, У2, У4, если запись осуществляется в накопитель 7. По сигналу У0 входное слово 20 записывается в регистр 1. Сигнал Уl разрешает перезапись входного слова из регистра 1 в накопитель 6, а сигнал У2.- в накопитель 7. Последовательная выборка адресов 25 накопителей 6 и 7 осуществляется со— ответственно с помощью счетчиков 4,9 и дешифраторов 5 и 8. Выборка адреса разрешается сиг- © налом У3 для накопителя 6 и сигналом У4 для накопителя 7. Изменение . состояния счетчика 4 осуществляется по заднему фронту сигнала У3, а счетчика 9 - по заднему фронту сигнала У4. Каждому состоянию любого из счетчиков соответствует определенная ячейка связанной с ним матрицы памяти за исключением последнего состояния, поскольку ячейка для последнего слова сообщения в матрицах памяти отсутствует. Таким образом, последнее слово сообщения в БЗУ не записывается. 43 При записи в регистр 1 входного слова, содержащего кодовую комбинацию маркера конца сообщения, дешифратором 15 формируется сигнал ИКС, поступающий в блок 14 управления. Совпадение сигналя МКС с соответствующими из сигналов A2.", формируемых дешифраторами 5 и 8 при записи информации, свидетельствует о наличии кодовой комбинации маркера конца 55 в последнем байте сообщения и вызывает появление на выходе блока 14 управления потенциального сигнала занятости 2.1, уведомляющего о наличии в БЗУ сообщения. Сигнал 2,1 присутствует на выходе БЗУ до тех пор, пока в БЗУ имеется хотя бы одно сообщение. После заполнения обеих матриц памяти БЗУ формирует сигнал 2 2,уведойляющий о том, что запись сообщений в БЗУ невозможна. Если в результате сбоя в сообщении, записываемом в матрицу памяти, отсутствует слово с кодовой комбинацией маркера конца сообщения, то после окончания записи эта матрица памяти считается не заполненной. При этом БЗУ не формирует сигнал Z l,если другая матрица памяти свободна, а также сигнал Z.2, если другая матрица памяти заполнена. Таким образом, на входе БЗУ осуществляется ликвидация сообщений с искаженной структурой или форматом. Считывание слов сообщения из БЗУ осуществляется синхроимпульсами считывания С4, поступающими от приемника сообщений. При этом блок 14 управления формирует из синхроимпульсов СЧ сигналы У3, У5, У7 во время считыватйвания сообщения из накопителя 7. Сигналом У7 осуществляется запись выходного слова в регистр 13. Если любой из счетчиков 4 и 9, работающий на считывание, находится в последнем состоянии, то на выходе Ау соответствующего дешифратора появляется сигнал, прохождение которого на установочный вход регистра 13 разрешается сигналом У5 при считывании сообщения из накопителя 6, и сигналом У6 - при считывании сообщения из на копителя 7. Поступление сигнала на установочный вход регистра 13 обеспечивает появление на его выходах кодовои комбинации маркера конца сообщения. Предлагаемое изобретение позво" ляет повысить достоверность считываемого последнего слова сообщения за счет исключения возможности возникновения сбоев в процессе записи и хранения этого слова в БЗУ и одновременно. упростить конструкцию БЗУ, уменьшив количество ячеек в каждой матрице памяти, так как не надо записывать и хранить слово, содержащее фиксированную кодовую комбинацию; Кроме того, из потока проходящей через БЗУ информации исключаются со942139 общения с искаженной структурой или форматом. Формула изобретения Буферное запоминающее устройство, содержащее первый и второй накопители, информационные входы которых подключены к выходам элементов И соответственно первой и второй групп, адресные входы первого и второго накопителей подключены к выходам соответственно первого и второго дешифраторов, управляющие входы которых под- 1 ключены к соответствующим выходам блока управления, информационные входы первого и второго дешифраторов подключены к,выходам соответственно первого и второго счетчиков, управляющие 26 входы которых подключены к соответствующим выходам блока управления, информационные выходы первого и второ ro накопителей подключены к одним входам элементов И соответственно тре- И тьей и четвертой групп, другие входы которых подключены к соответствующим выходам блока управления, выходы элементов И третьей группы подключены к одним входам элементов Зв ИЛИ группы, другие входы которых- подключены к выходам элеЙенто@ И четвертой группы, одни входы элементов И первой и второй групп подключены к выходам первого регистра, управляющий вход которого подключен к соответствующему выходу блока управления, другие входы элементов И первой и второй групп подключены к соответствующим выходам блока управления, выходы элементов ИЛИ группы подключены к информацион" ным входам второго регистра, первый управляющий вход которого подключен к соответствующему выходу блока управления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения достоверности считывания, оно содержит третий дешифратор и элемент 2И-ИЛИ, одни входы которого подключены к соответствующим выходам первого и второго дешифраторов, а другие входы — к соответствующим выходам блока управления, выход элемента 2И-ИЛИ подключен ко второму управляющему входу второго регистра,. входы третьего дешифратора подключены к выходам первого регистра, выход третьего дешифратора и соответствующие выходы первого и второго дешифраторов подключены к входам блока управления. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР И 515154, кл. 6 !1 С 9/00, 1974. 2. О двухоперационной буферации "Приборостроение". Изд-во Ленинградского института точной механики и оптики, Ленинград, М 1, 1974 (прототип). 942139 Составитель С.Шустенко Редактор И.Голаковски Техред Т. Иаточка .Корректор Г.Решетник Заказ 4851/45 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушская наб., д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
