Накапливающий сумматор с запоминанием переноса

 

О Л И С А Н И Е 943?10

ИЗОБРЕТЕНИЯ

Союз Советских

Социдпистичэсиих

Республик

К, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 07.04.78 (2l ) 2604214/18-24 (51) M. К„л.

3 с присоединением заявки №

Ci 06 F 7/50

Ркудеротееиный комитет

СССР ао делам изоеретеикй и открытий (23) Приоритет(53) УД К 681.325..5{088.8}

Опубликовано 15.07.82. Бюллетень ¹ 26

Дата опубликования описания 15,07.82

И.H. Кравченко и Т. И. Шикова (72) Авторы изобретения (71) Заявитель (54} НАКАПЛИВАЮШИЙ СУММА гОР

С ЗАПОМИНАНИЕМ ПЕРЕНОСА

Изобретение относится к цифровой вы. числительной технике и может быть использовано для построения арифметичес, ких устройств цифровых вычислительных машин.

5 Известны накапливающие сумматоры, в состав которых входят триггерные накапливающий н приемный регистры и элементы И и ИЛИ, необходимые для реализации логики работы сумматора. Приемный1о регистр таких сумматоров используется не только для приема слагаемых, но участвует также при выполнении сложения в логике организации переноса из младших разрядов в старшие 1) и (2j . 15

Наиболее близким к изобретению является накапливаюший сумматор с запомнив нием переноса, содержаний в каждоМ разряде счетный триггер и триер за« поминания переноса, элементы И и ИЛИ, 2О элемент задержки, первый вход первого элемента И соединен со входом соотвеъствуюшего разряда слагаемого . суммато ра, а второй вход - с управляюшей шиной

2 записи слагаемого сумматора, выход переноса счетного "григгера соединен единичным входом триггера запоминания пе реноса, первый вход второго элемента И соединен с управляющей шиной переноса сумматора, а выход - с первым входом первого элемента ИЛИ, выход которого соединен с выходом переноса в последую « ший разряд сумматора, выход первого элемента соединен с первым входом вто рого элемента ИЛИ, другой вход которо- го через элемент задержки соединен со входом переноса из предыдутцего разряда сумматора, который: соединен также с первым входом третьего элемента И, второй вход которого соединен с единичным выходом счетного триггера, ьход которого подключен к выходу второго элемента

,ИЛИ, выход третьего элемента И соединен со вторым входом первого элемента

ИЛИ, второй вход второго элемента И ., соединен с единичным выходом триггэ и . запоминания переноса, первый wrîä которого подключен к управляюшей шине установ- .

9437 ки сумматора, единичный и нулевой выходы .счетного триггера соединены с прямым и инверсным выходами суммы данного разряда сумматора (3, 5

Однако устройство характеризуется недостаточным быстродействием, связан-. ным с наличием в каждом разряде сумма- тора элемента задержки и с необходи-. мостью специального такта обнуления триггеоов запоминания переноса.

Целью изобретения является повышение быстродействия сумматора.

Поставленная пель достигается тем, что в накапливающем сумматоре с за- д5 поминанием переноса, содержащем s каждом разряде счетный триггер, триггер запоминания переноса, элементы И и ИЛИ, причем первый вход первого элемента И соединен с входом соответствующего раз- 20 ряда слагаемого числа сумматора, а второй вход - с управляющей шиной записи слагаемого сумматора, первый выход переноса счетного триггера соединен с единичным входом триггера запоминания переноса, первый вход второго элемента И соединен с управляющей шиной переноса сумматора, а выход - с первым входом первого элемента ИЛИ, выход которого соединен с выходом переноса в последующий разряд, выход триггера запоминания переноса соединен с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и с нуле35 вым входом триггера запоминания переноса, второй вход первого элемента ИЛИ соединен с вторым выходом переноса счетного триггера, первый вход которого

40 подключен к выходу первого элемента И, а второй вход — ко вкоду переноса из предыдущего разряда сумматора, единичный и нулевой выходы счетного триггера подключены к выходам данного разряда

45 сумматора.

Счетный триггер содэржит десять элементов И-НЕ, выходы первого и второго из которых являются соответственно единичным и нулевым выходами счетного триггера, выход первого элемента И-HE соединен с первыми выходами третьего и четвертого элементов И-НЕ, выход второго элемента И- lE соединен с первыми входами пятого и шестого элементов И-НЕ выходы третьего и пятого элементов И-НЕ55 соединены с первыми входами соответственно седьмого и восьмого элементов

И-НЕ, вторые входы которых являются

t0 ф первым входом счетного триггера, выход седьмого элемента И-НЕ подключен к первому входу первого элемента И-НЕ, вторым. входам третьего и пятого элементов И-НЕ и. третьему входу восьмого элемента И-НЕ, выход которого соединен, с первым входом второго элемента И-HE и третьими входами третьего, пятого и седьмого элементов И-НЕ, выходы четвертого и шестого элементов И-HE соединены с первыми входами соответственно девятого и десятого элементов И-НЕ, вторые входы которых соединены с вторым входом счетного триггера, выход девятого элемента И-НЕ соединен с вторыми входами первого, четвертого и шестого .элементов И-НЕ и третьим входом десятого элемента И-НЕ, выход которого соединен с вторым входом второго weмента И-НЕ и третьими входами четвертого, шестого и девятого элементов

И-НЕ, выхоДы первого и второго элемен тов И-НЕ подключены к третьим входам соответственно второго и первого элементов И-НЕ, выходы восьмого -и десятого элементов И-НЕ подключены соответственно к первому и второму выходам переноса счетного триггера.

На фиг. 1 представлена функциональная схема двух разрядов накапливающего сумматора; на фиг. 2 - счетный триггер, схема.

Накапливающий сумматор содержит в каждом разряде счетный триггер 1, триггер запоминания переноса 2, элемент И 3, элемент ИЛИ 4, элемент И 5, элемент

ИЛИ 6. Счетный триггер построен на десяти элементах И-НЕ 7 - 16.

Первый выход переноса счетного триггера 1 соединен с единичным входом триггера запоминания переноса 2. Один вход элемента И 3 соединен с входом соответствующего разряда слагаемого сумматора, другой вход - с управляющей шиной записи слагаемого, а выход - с входом счетного триггера 1. Один вход элемента

ИЛИ 4 соединен с единичным выходом триггера 2, а другой вход - с выходом .элемента И 5, один . вход которого соединен с элементом ИЛИ 4, а другой вход - с управляющей шиной переноса сумматора. Один вход элемента ИЛИ 6 соединен с выходом элемента И 5, адругой вход - с вторым выходом переноса счетного триггера 1, а выход - с выходом переноса в последующий разряд сумматора. Второй вход счетного триггера 1 подключен ко входу переноса из предыдущего разряда сумматора.

5 943710

Счетный триггер 1 представляет собой асинхронный счетный триггер с двумя разделенными счетными входами и соответствующими им выходами переноса.

Построение счетного триггера 1 с помощью элементов И-НЕ 7 - 16 локазано на фиг. 2.

При выполнении операции сложения сумматор работает следующим образом.

Пусть в триггерах 1 записан код . - 1о первого слагаемого. В первом такте работы сумматора производится запись второго слагаемого через элементы И 3, при подаче импульса на управляющую шину записи происходит сложение двух чисел по 15 тпод2 и импульс переноса, возникающий при сложении двух единиц, замыкается . триггером 2. Во втором такте выполнения операции сложения импульс, подаваемый на управляющую шину переноса, опра-g0 шивает элемент И 5 и при единичном состоянии триггера 2 разряда сумматора импульс проходит через элемент И 5 и

ИЛИ 6. Если триггер 1 последующего разряда сумматора находится в состоянии

"1", то импульс переноса предыдущего разряда сумматора перебрасывает этот триггер "1 в "0" и выделяется на выходе переноса, который соединен с вторым входом элемента ИЛИ 6 этого разряда сумматора, а с выхода элемента ИЛИ 6 импульс проходит на счетный вход триггера 1 следующего разряда и т. д. Так организуется в сумматоре цепь сквозного переноса из младшего разряда в старший.

Причем импульс переноса может появить ся только на одном из входов элемента

ИЛИ 6 любого разряда сумматора. Результат сложения двух чисел получается записанным на триггерах счетчика после окончания распространения переносов че рез разряды сумматоров.

В данном сумматоре при выполнении многократных сложений не надо вводить

45 отдельный такт на обнуление триггеров запоминания переноса 2, так как это обнуление осуществляется во втором такте импульсом, выделенным с выхода элемента И 5, а для поддержания начального потенциала "1 на выходе элемента И 5, необходимого для формирования импульса такой же длительности, как такт . переноса, применен элемент ИЛИ 4, один вход которого связан с единичным выходом триггера 2, а второй вход - с, выходом элемента И 5.

Такая схема позволяет организовать .при использовании потенштальных эле6 ментов память предыдущего состояния на входе элемента И 5 на время дейс1.вия импульса на управляющей шине пере-. носа.

Предлагаемый сумматор обладает несколько повышенным быстродействием за счет отсутствия такта обнуления трит геров запоминания переноса и отказа от

Использования элементов задержки.

Формула изобретения

1. Накапливающий сумматор с запоминанием переноса, содержащий в каждом разряде счетный триггер, триггер запоминания переноса, элементы И и ИЛИ, причем первый вход первого элемента И соединен с входом соответствующего разряда слагаемого сумматора, а второй вход - с управляющей шиной записи сла-, гаемого сумматора, первый вход перенс са счетного триггера соединен с единичным входом триггера запоминания переноса, первый вход второго элемента И сое» динен с управляющей шиной переноса сумматора, а выход — с первым входом первого элемента ИЛИ, выход которого соединен с выходом переноса в последующийразряд, отличающийся тем, что, с целью повышеаиа быстродействия, выход триггера запоминания переноса соединен с первым входом второго элемента ИЛИ, выход которого сое-. динен с вторым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, и с нулевым входом триггера запоминания переноса, вто рой вход первого элемента ИЛИ соединен с вторым выходок. переноса счетного трихгера, первый вход которого подключен к выходу первого элемента И, а второй вход - к входу переноса из предыдущего разряда сумматора, единичный и нулевой выходы счетного триггера подключены к выходам данного разряда сумматора.

2. Сумматор по и. 1, о т л и ч а ю шийся тем, что счетный триггер со держит десать элементов И-НЕ, выходы первого и второго из которых являются соответственно единичным и нулевым выходами счетного триггера, вькод первого элемента И-НЕ соединен с первыми

"входами третьего и четвертого элементов

И-НЕ, выход второго элемента И-НЕ сое динен с первыми входами пятого и шеста го элементов И-HE выходы .третьего и . пятого элементов И-НЕ соединены с пер выми входами соответственно седжого.7, 94371 О 8 и восьмого элементов И-НЕ, âòîðûå вхо выход которого соединен .с вторым входы которых являются первым входом счет- дом второго элемента И-НЕ и третьим ного триггера, выход седьмого элемента . входами четвертого, шестого и девятого

И НЕ подключен к первому входу перво- элементов И-НЕ, выходы первого и втого элемента И-НЕ, вторым EgcogaM третье- g рого элементов И-HE подключены к го и пятого элементав И-НЕ и третьему третьим входам соответственно второго входу восьмого элемента И-НЕ, выход и первого элементов И-НЕ, выходы вось которого соединен с первым входом вто- мого и десятого элементов И-НЕ подклюрого элемента И-НЕ, и третьими входами чены соответственно к первому и второтретьего, пятого и седьмого элементов 10 му выходам переноса счетного триггера.

И-НЕ, выходы четвертого и шестого эле- Источники информапии, ментов И-НЕ соединены с первыми вхо- принятые во внимание при экспергизе . дами соответственно девятого и десятого 1. Авторское свидетельство СССР элементов И-НЕ, вторые входы которых % 351214, кл. Ь06 F 7/50, 1972. соединены с вторым входом счетного r s 2. Авторское свидетельство СССР гера, выход девятого элемента И-HE coe- % 531157, кл. 6 06F 7/50, 1974. динен с вторыми входами первого, чет- 3. P.К. Ричардс Арифметические опевертого и шестого элементов И-НЕ, и рации на UBN. М., ИИЛ, 1957, с. 115» третьим входом десятого элемента И-НЕ, 119 (прототип). рина, Замсь числа

943710

Составитель И. Слюсарев

Редактор М. Дылын Текред И,ГаЮУ Корректор А Ференп

34каз 51 10/55 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проект ля, 4

Накапливающий сумматор с запоминанием переноса Накапливающий сумматор с запоминанием переноса Накапливающий сумматор с запоминанием переноса Накапливающий сумматор с запоминанием переноса Накапливающий сумматор с запоминанием переноса 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх