Программируемый контроллер

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик сн>947828

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 151280 (21) 3219225/18-24 (51)М Кл з

С 05 В 19/18 с присоединением заявки ¹вЂ”

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 30.07.82. Бюллетень ¹ 28 (53) УДК 621-503..55(088.8) Дата опубликования описания 300782 (72) Автор изобретения

Ю.М. Футерман (71) Заявитель (54) ПРОГРАИИИРУЕМЬЯ КОНТРОЛЛЕР

Изобретение относится к автоматике, а точнее к программному управлению электромеханическим оборудованием.

Программируегыа контроллеры в настоящее время получают широкое применение для управления электромеханическим оборудованием в промышленности. Одной из важнейших задач при разраСотке программируемых контроллеров является обеспечение их надежности и помехозащищенности.

Известно устройство универсального управления с программируемой логикой. Это устройство состоит из следующих основных функциональных узлов: блока входов, блока управления, блока выходов. Принцип работы устройства заключается в последовательном опросе входных сигналов, их логической обработке и выдаче сигналов в выходные устройства, кото- рйе обеспечивают хранение сигнала до следующего цикла работы (1 ).

Основным недостатком этого устройства является его невысокая надежность, поскольку из-за воздействия помех на входные каналы или на блок управления в любом цикле работы устройства может быть принято ложное решение о включении или выключении исполнительных механиз:.:ов.

Из известных программируемых контроллеров наиболее близким по технической сущности к предлагаемому является программируемый контроллер, который содержит входые блоки, процессор и выходные блоки.

Контроллер работает то следующему циклу.

Первое:опрос всех входных блоков, при этом в процессор заносится информация о состоянии управляемого объекта;второе:выработка решения о переводе управляемого объекта в новое (состояние на основании полученной информации и в соответствии с программой, хранящейся в памяти процессора; третье: передача при ятого решения через выходные блоки в управляемый объект, где в соответ.ствии с этим решением переключаются исполнительные механизмы. Основная функция, выполняемая программируемым

25 контроллером — управление объектами, алгоритм работы которых описывается булевыми уравнения вида т =1(Х1,Ха,х,... > Х» );

Ъ

30 ч = (х„„,х„. ., х,1;

947828

Такое конструктивное выполнение программируемого контроллера позволяет хранить результаты решения уравнения управления для нескольких циклов подряд, выбирать и заносить в выходные блоки только те решения, которые подтвердились во всех этих циклах и определять как ошибочные те решения, которые не подтвердились во всех этих циклах, и не заносить эти решения в выходные блоки. Это обеспечивается тем, что в контроллер введен ряд запоминающих устройств и элемент

ЭКВИВАЛЕНТНОСТЬ.

На чертеже представлена структурная схема программируемого контроллера.

Программируемый контроллер содержит входные блоки 1, процессор 2, выходные блоки 3, запоминающие устройства 4, элемент 5 ЭКВИВАЛЕНТНОСТЬ и элемент И б. Запоминающие устройства 4 организованы следующим образом: они содержат и одноразрядных слоев, где и — число выходных каналов контроллера. При такой организации каждому выходному каналу выходных блоков 3 соответствует одна ячейка памяти в любом запоминающем устройстве 4. Запоминающее устройство 4 имеет три входа: адресный (А), информационный (Х) и управляющий (Ч). При подаче на управляющий вход импульса записи, информация, которая подана на информационный вход, запоминается в ячейке по адресу, установленному на адрес-. ном входе. Для считывания информации по какому-либо адресу достаточно подать этот адрес на адресные входы.

Выходные блоки 3 имеют также три входа: адресный (А), информационный (Х) и управляющий (V), их назначение аналогично входам запоминающих устройств 4.

Элемент 5 имеет число входов, на еди ницу большее числа сравнений, равного числу запоминающих устройств 4, и реализует функцию: поставленная цель достигается тем,35 что программируемый контроллер, содержащий выходные блоки, процессор и входные блоки, выходы которых соединены с входом процессора, адресным выходом соединенного с адресными 40 входами входных и выходных блоков, снабжен запоминающимй устройствами, элементом ЭКВИВАЛЕНТНОСТЬ и элементом И, при этом адресный выход процессора соединен с адресным входом каж- 45 дого из запоминающих устройств, информационный выход процессора соединен с информационным входом первого запоминающего устройства и с первым входом элемента ЭКВИВАЛЕНТНОСТЬ, уп- 5О равляющий выход процессора соединен с управляющим входом каждого из запоминающих устройств и с первым входом элемента И, выход каждого предыдущего запоминающего устройства соединен с информационным входом последующего запоминающего устройства и с

Ф соответствующим вторым входом элемента ЭКВИВАЛЕНТНОСТЬ, выход последнего запоминающего устройства соединен с информационными ьходами выходных бло- 6О ков и с третьим входом элемента ЭКВИВАЛЕНТНОСТЬ, выход которого соединен с вторым входом элемента И, подключен ного выходом к управляющим входам выходных блоков. б5

Между входными х> и выходными у„ сигналами отсутствуют непосредственные электрические связи. Контроллер работает по програжле, записанной в памяти. Программа работы представляет запись уравнения (1) на машинном языке данного контроллера (2 1.

Недостатком известного программируемого контроллера является то, что он делает ошибки в решении булевых уравнений. Эти ошибки возникают из-за воздействия помех на входные каналы или на процессор. Ошибочный результат заносится в выходные блоки, что приводит к ложному включению или отключению исполнительных механизмов. Вероятность ошибок в работе программируемых контроллеров. высока, так как контроллеры работают на. 2Î промышленных объектах, т.е. в условиях значительных промышленных помех.

Ложное включение или отключение исполнительных механизмов, вызванное ошибками в работе контроллера, мо- 25 жет привести к сбоям в работе оборудования, срыву технологического процесса, авариям.

Цель изобретения — повышение надежности функционирования программируемого контроллера за счет мноFoKpBTHbIx сравнений результатов решения уравнений управления.

Ч=Х1Х2ХЪ. "ХИ+ Х„ХХХЗ ..Хи где х — сигналы на входах элемента 5.

Выходы входных блоков 1 соединены с входом процессора 2. Адресный A выход процессора соединен с адресными

А входами всех входных 1, выходных 3 блоков и всех запоминающих устройств

4. Информационный Х выход процессора

2 соединен с информационным Х входом первого запоминающего устройства 4, а также с первым входом элемента 5.

Управляющий V выход процессора соединен с управляющими входами V всех запоминающих устройств 4, а также с первым входом элемента И б, с вторым входом которого соединен выход элемента 5. Выход элемента И б подключен к управляющим входам V выходных блоков 3. Запоминающие устройства 4

947828

30

40 формула изобретения

Программируемый контроллер, содержащий выходные блоки, процессор и входные блоки, выходы которых соединены с входом процессора, адресным выходом соединенного с адресными входами входных и выходных блоков, о т л и ч а þ шийся тем, что, с целью повышения надежности контроллера, он снабжен запоминающими устройствами, элементом ЭКВИВАЛЕНТНОСТЬ и элементом И, при этом адресный выход процессора соединен с адройстве до появления сигнала "Запись" и т.д. В следующем цикле работы контроллера все операции повторяются в 65 включены последовательно друг за другом так,что выход каждого предыдущего запоминающего устройства соединен с информационным Х входом последующего запоминающего устройства и с соответствующим вторым входом элемента 5, выход последнего запоминающего устройства соединен с информационными Х входами выходных блоков 3 и с последним входом элемента 5. При таком соединении и при описанном выше функционировании запоминающих устройств 4, они представляют схему сдвигающего регистра, в котором каждой ячейке памяти соответствует запоминающее устройство íà и одноразрядных слов. Если одновременно выбрать один и тот же адрес для всех запоминающих устройств и подать импульс записи на управляющий вход, то информация, записанная в ячейках памяти по данному адресу, сдвинется на один разряд, т.е. та информация, которая до подачи импульса записи находится в первом запоминающем устройстве, переписывается во второе запоминающее устройство, та информация, которая до подачи импульса записи находится во втором запоминающем устройстве, переписывается в третье запоминающее устройство и т.д.

Устройство работает следующим образом.

Процессор 2 последовательно опрашивает все входные блоки 1 и на основании информации, полученной от входных блоков и в соответствии с программой, хранящейся в -его памяти, формирует результат решения булевого равнения управления. При выдаче результата процессор подает адрес выходного канала на адресные входы запоминающих устройств 4 и выходных блоков 3, а также выдает информационный сигнал (результат решения булевого уравнения) и вырабатывает сигнал "Запись" на Управляющем выходе 45

V. Сигнал "Запись" появляется с выдержкой времени после появления адресного и информационного сигналов и заканчивается раньше окончания адресного и информационного сигналов. 0

После выдачи сигнала "Запись", информационный сигнал, выданный процессором, оказывается занесенным в первое запоминающее устройство 4, а во всех других запоминающих устройствах 4 информация смещается на один разряд.

Во втором запоминающем устройстве 4 оказывается информация, которая хранится в первом запоминающем устройстве 4 до появления сигнала "Запись", в третьем запоминающем чстоойстве 4 оказывается информация, которая находится во втором запоминающем устпервое запоминающее устройство 4 заносится результат, выданный процессором 2, а в остальных запоминающих устройствах 4 информация смещается на один разряд. Когда во всех запоминающих устройствах 4 записан один и тот же сигнал (либо "0", либо "1") и процессор 2 в очередном цикле выдает такой же сигнал, на выходе элемента 5 находится единичный сигнал и сигнал "Запись" проходит через элемент И б. После прохождения сигнала "Запись" через элемент И б сигнал с выхода последнего запоминающего устройства 4 записы-. вается в выходные блоки 3 по адресу выданному процессором 2.

Наличие на всех входах элемента 5 одинаковых сигналов означает, что в данном цикле и во всех N ближа1 ших циклах подряд (где N — число запоми». нающих устройств 4) процессор 2 выдает одинаковый результат. Следовательно, результат прежде чем он записан в выходные блоки 3, подтверждается подряд и раз. Если во всех запоминаю щих устройствах записан одинаковый результат (например, "1"), а в очередном цикле процессор выдает противоположный результат ("0"), то в этом цикле на выходе элемента 5 будет "0", и сигнал "Запись" не проходит через элемент И б в выходные блоки 3, поэтому результат "0", выданный в этом цикле процессором, не заносится в выходные блоки 3, а в них сохраняется прежний результат "1". Если в течение следующих и циклов подряд, процессор 2 выдает результат "0", то этот результат переписывается в выходные блоки 3. Если же результат "0" выдан процессором 2 менее, чем в

М циклах подряд, то этот результат не заносится в выходные блоки 3, а принимается как ошибочный и в выходных блоках остается результат "1".

Предлагаемый программируемый контроллер по сравнению с известными позволяет улучшить качество управления технологическими процессами и, как следствие, увеличить выход годной продукции и качество ее.

947828

СоставитЕль F3. Агарин

Редактор Е, Папп Техред М. Рейвес Корректор О.,Заказ 5650/?1 Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ресным входом каждого из запоминающих устройств, информационный выход процессора соединен с информационным входом первого запоминающего устройства и с первым входом элемента ЭКВИВАЛЕНТНОСТЬ, управляющий выход процессора соединен с упраВляющим входом каждого из запоминающих устройств и с первым входом элемента И, выход каждого предыдущего запоминающего устройства соединен !О с информационным входом последующего запоминающего устройства и с соответствующим вторым входом элемента ЭКВИВАЛЕНТНОСТЬ, выход последнего запоминающего устройства соединен 15 с информационными входами выходных блоков и с третьим входом элемента

ЭКВИВАЛЕНТНОСТЬ, выход которого соединен с вторым входом элемента И, подключенного выходом к управляющим входам выходных блоков.

Источники информации, принятые вовнимание при экспертизе

1. Устройства универсальные управления с программируемой логикой.

УЛЛ. ТРуды ВНИИР, Чебоксары, 1978.

2. Лыткин Б.И., Левин А.А. Программируемый командоаппарат для управления станками и автоматическими линиями. — "Станки и инструмент", 1978, 9, с. 8-11 (прототип).