Устройство для микропрограммного управления

 

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

Союз Саеетскик

Социалистических

Республик

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61)Дополнительное к авт. свид-ву (22)Заяалеио030576 (21) 2355336/18-24 (И) М. Nn.G 06 F 9/46 с присоединением заявки М (231 Приоритет

Государственный комитет

СССР по делим изобретений и открытий

)53) УДЙб 81. 326 . 3 (088 ° 8) Опубликовано 150882 Бюллетень Но 30

Дата опубликования описания150882 (72) Авторы изобретения

В.A.Èâàíîâ, A.Ô.Äðÿïàê, A.Â.Ïàëàãèí, В.В.Сыр и Е.Б.Гиляровская (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО.

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и предназначено для применения в устройствах управления цифровых вычислительных машин с микропрограммным управлением.

Известно устройство микропрограммного управления, содержащее запоминающее устройство, регистры, дешифраторы, блок распределения элементарных операций и блок местного управления. В таком устройстве для. задания адресе следующей микрокоманды применяются естественный или принудительный способы адресации. Принудительный способ адресации (задание адреса следующей микрокоманды в текущей микрокоманде) является более гибким, хотя естественный способ адресации (расположение,микрокоманд

20 в последовательных ячейках памяти) и формирование адреса следующей микрокоманды по увеличению содержимого счетчика адреса на 1 позволяет сократить разрядность микрокомандЫ и, тем самым", объемооборудование устройства управления в целом (1).

Недостатком известного устройст1ва является большой объем оборудования.

Наиболее близким техническим решением к предложенному является устройство, содержащее запоминающий блок регистр адреса, распределительный блок, блок местного управления, элемент задержки, блок переключения, содержащий элемент ИЛИ, шесть элементов И, причем выходы блока местного управления подключены к управляющим входам регистра адреса, выход которого подключен к входу запоминающего блока, первая группа входов. блока местного управления подключена к первой группе входств устройства, выходы и разрядов запоминающего блока подключены к первому входу распределительного блока 2).

Недостатком известного устройства является большая разрядность микрокоманде, что приводит к увеличению объема запоминающего блока н всего устройства в целом.

Цель изобретения — упрощение устройства эа счет сокращения объема за- . поминающего блока.

Поставленная цель достигается тем, что в устройство введены дешифратор управления, буферный регистр, элемент И, выход которого подключен через элемент задержки к первому вхо951308

Предлагаемое устройство работает следующим образом.

Под воздействием сигналов блока местного управления 19 адрес микрокоманды из регистра адреса 2 поступает на вход запоминающего блока 1. Через некоторое время, равное времени считывания запоминающего блока 1, на его выходах появляется код микрокоманды, содержащий (n+m+t) разрядов.

При этом и разрядов поступают на первые входы распределительного блока 3 и участвуют в формировании К управляющих сигналов операций, где велиду дешифратора управления, другие входы которого соединены с соответствующими входами элемента И и ННходами m разрядов запоминающего блока, выходы f разрядов которого подключены к информационным входам первого, "второго, третьего, четвертого элементов И блока переключения, информационные входы пятого и шестого элементов И блока переключения соединены с выходом буферного регистра, вход которого соединен с выходом второго элемента И блока переключения, первый н шестой выходы дешифратора управления подключены соответственно к управляющим входам первого и шестого 15 элементов И блока переключения,. Управляющие входы второго, третьего, четвертого и пятого элементов И блока переключения соединены с одноименными выходами дешифратора управления 20 и с второй группой входов блока местного управления, выходы четвертого и пятого элементов И блока переключения подключены соответственно к первому и второму входам элемента

ИЛИ блока переключения, выход элемента ИЛИ которого подключен к второму входу распределительного блока, выходы которого соединены с группой выходов устройства, выходы первого и шестого элементов И блока переключения соединены соответственно с первым и вторым информационными входами регистра адреса, выход третьего элемента И блока переключения соединен с выходом устройства.

На чертеже приведена схема предлагаемого устройства микропрограммного управления.

Запоминающий блок 1 связан повходу с регистром адреса 2, по разрядам n - с первыми входами распределительного блока 3; по разрядам

m - с входами дешифратора управления 4 и элемента И 5, выход которого через элемент задержки 6 подключен также к входу дешифратора управления 4.Блок переключения 7 содержит элементы И 8 — 13, а также элемент

ИЛИ 14, входы которого подключены соответственно к выходам элементов

И 9 и 10, а выход подключен к вторым входам распределительного блока

3. Управляющие входы всех элементов

И блока переключения подключены к соответствующим выходам дешифратора управления 4. Информационные входы элементов И 10 — 13 подключены к выходам разрядов 6 запоминающего блока 1. Информационные входы элементов И 8 и 9 подключены к выходу @ буферного регистра 15. Выход элементов И 8 подключен к входам старших разрядов 16 регистра адреса 2, а выходы младших разрядов 17 регистра адреса 2 подключены к выхо- 65 ду элемента И 13. Выход элемента И

11 подключен к выходу устройства 18, Выход элемента И 12 подключен к вхо" дам буферного регистра. 15. Блок местного управления 19 имеет первую группу входов 20 (признаков условий ветвления}. Блок местного управления

19 также подключен к управляющим входам регистра адреса 2. Запоминающий блок 1 предназначен для хранения и выдачи микрокоманд, регистра адреса 2 — для приема, хранения и вы; дачи адреса микрокоманды в запоминающее устройство 1, распределительный блок 3 — для выработки и распределения управляющих сигналов в зависимости от значения разрядов микрокоманды. Элемент 5 и элемент задержки 6 служит для выработки и задержки на один цикл работы устройства сигнала, свидетельствующего о наличии определенного кода на выходах разрядов запоминающего блока 1, блок переключения 7 - для коммутации засылки разрядов Г микрокоманды либо в распределительный блок 3 через элемент ИЛИ 14, либо в старшие разряды 16 регистра адреса микрокоманд

2 через элемент И 8, либо в младшие разряди 17 через элемент И 13, либо в буферный регистр 15 через элемент

И 12, либо через элемент И 11 на выход 18. Буферный регистр. 15 предназначен для временного хранения разря" дов P микрокоманды, блок местного управления 19 — для синхронизации работы узлов устройства. Выход устройства 18 служит для подключения информационных входов операционного устройства вычислительной машины, либо для связи с управляющими входами устройств, подключаемых к манине с целью увеличения ее функциональных возможностей (арифметического расширителя, дополнительные внешние устройства и т.д.), В первом случае информация, поступающая на выход 18, может обрабатываться в текущем или последующих циклах как операнд, а во втором случае— служит для выработки сигналов, управляющих работой подключенных устройств.

5 951308 6 чина N является Функцией количества разрядов и и зависит от способа кодирования этих разрядов. Разряды поступают на входы элементов И 10

13 блока 7, а разряды m - на входы дешифратора управления 4 и элемента

5. Возбуждается один из выходов дешифратора управления 4 и открывает

И5 соответствующий элемент И блока переключения 7. Если открывается элемент

И 10, то разряды передаются через )0 элемент ИЛИ 14 на вторые входы блока

3 и участвуют в формировании L управляющих сигналов. Таким образом, общее количество вырабатываемых приэтом сигналов определяется мощностью суммарного множества микроопераций (NФ(.). Одновременно с этим выход дешифратора управления 4 открывает элемент И 10, возбуждает лок местного управления 19 по одному из соответствующих входов 10 ° Блок местного управления 19 вырабатывает сигнал, который поступает на соответствующий вход регистра адреса 2 и увеличивает его содержимое на единицу, формируя адрес следующей микрокоманры (естественная адресация). Естественная адресация осуществляется также, когда открывается один из элементов И 11, 12 и 9 и осуществляется передача разрядов f соответственно на внешнюю информационную шину 18, на регистр

15 или передача содержимого этого регистра на вторые входы блока 3 через элемент ИЛИ 14.

Если открывается элемент И 13, разряды 6 поступают в младшие разряды 17 регистра адреса микрокоманды 2 под воздействием управлякщего сигнала с выхода блока 19, образуя 40 адрес следующей микрокомайды способом принудительной адресации в преде.лах сегмента микропрограммной памяти, номер которого определяется содержимым старших разрядов 16 регистра 2. Изменение номера сегмента осуществляется засылкой кода из буферного регистра 15 через элемент И.

Принудительная адресация в пределах всего объема микропрограммной памяти осуществляется при одновременном открытии элементов И 8 и 13. При этом код в буферный регистр 15 должен . быть занесен в одной из предыдущих микрокоманд. В режиме принудительной адресации распределительный блок 3 может вырабатывать управляющие сигналы только на выходах и под воздействием разрядов и запоминающего блока

1 (разряды С передаются при этом в качестве кода следующего адреса на 60 регистр адреса 2). Однако при переродах внутри сегмента мощность.микрокоманды может не уменьшаться,Так как, если дешифратор управления 4 открывает, одновременно элементом И 13 элемеНт

И 9,на входы распределительного блока

3 подается содержимое регистра 15, и могут вырабатываться сигналы на всех (N+L) выходах блока 3. Кроме того, буферный регистра 15 может служить в качестве регистра "косвенного" или

"остаточного" управления и, тем самым, позволяет уменьшить объем микропрограммной памяти. В частности, если есть несколько микропрограмм, отличающихся только одной микрокомандой, например, направлением или видом сдвига, выполняемым над операндом, или выполняющих одинаковые операции над содержимым разных регистров (сложить с аккумулятором

А, сложить с аккумулятором Б н др),. то вид сдвига или номер аккумулят ра предварительно заносится из разрядов

Й запоминающего устройства 1 в буферный регистр 15, а в общей микропрограмме при помощи разрядов m указывается необходимость передачи содержимого регистра 15 через элемент И 9 и элемент ИЛИ 14 на вторые входы блока 3. Характер использования разрядов f в текущей микрокоманде, а также содержимого буферного регистра 15 определяется разрядами m как текущей, так и предыдущей микрокоманд, так как на входы дешифратора управления 4 поступают сигналы не только с выходом разрядов

m запоминающего устройства 1, но и с выхода элемента И 5 через элемент задержки 6. Элемент И 5 проверяет наличие в разрядах m определенного кода (для этого на соответствующие входы элемента И подаются прямые или инверсные значения выходов разрядов

m), а элемент задержки 6 задерживает сигнал на выходе элемента И 5 до следующего цикла (.до появления на входах дешифратора управления 4 разрядов m следующей микрокоманды) .

Таким образом обеспечивается интерпретация последующего кода в разрядах m в зависимости от предыдущего и тем самым уменьшается необходимое количество разрядов m, Условные переходы в предлагаемом устройстве реализуются путем модификации адреса микрокоманды блоком местного управления 19 по управляющим входам в соответствии с признаками условий ветвлений, поступающими на группу входов 20.

Таким образом, предлагаемое техническое решение позволяет упрос-. тить устройство за счет сокращения объема запоминающего блока. Оно внедряется в микро-ЭВМ, выполненной на больших интегральных схемах.

Формула изобретения

Устройство микропрограммного управления, содержащее запоминающий

951308 блок, регистр адреса, распределительный блок, блок местного управления, элемент задержки, блок переключения, содержащий элемент ИЛИ, шесть элементов И, причем выходы блока местного управления подключены к управляющим входам регистра адреса, выход которого подключен ко входу запоминающего блока, первая группа входов блока местного управления подключена к первой группе входов устройства, выходы n + разрядов запоминающего блока подключены к первому входу, распределительного блока, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства за 15 счет сокращения объема запоминающего блока, в устройство введены де иифратор управления, буферный регистр, элемент И, выход которого подключен через элемент задержки к 20 первому входу дешифратора управления, другие входы которого соединены с соответствующими входами элемента И и выходами rn-разрядов запоминающего блока, выходы С - разрядов которого подключены к информационным входам первого, второго, третьего, четвертого элементов Й блока переключения, информационные вход пятого и шестого элементов и 30 блока переключения соединены с выходом буферного регистра, вход которого соединен с выходом второго элемента И блока переключения, первый и шестой выходы дешифратора управления подключены соответственно к управляющим входам первого и шестого элементов И блока переключения, управляющие входы второго, третьего, четвертого и пятого элементов И блока переключения соединены с одноименными выходами дешифратора управления и со второй группой вхо-, дов блока местного управления, выходы четвертого и пятого элементов

И блока переключения подключены соответственно- к первому и второму входам элемента ИЛИ блока переключения, выход элемента ИЛИ которого подключен ко второму входу распределительнбго блока, выходы которого соединены с группой выходов устройства, выходы первого и шестого элементов И блока переключения соединены соответственно с первым и вторым информационными входами регистра адреса, выход третьего элемента И блока переключения соединен с выходом устрой-".тва.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 264783, кл. С 06 F 9/16.

2. Авторское свидетельство СССР

Р 3217066, кл.6 06 Г 9/16, 22.03.67 прототип).

951308

Составитель Т.Бондаренко

Техред Т.Маточка Корректор Г.Решетник

Редактор К.Волощук

Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4

Заказ 5948/55 Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/

4/5