Устройство для записи информации в запоминающее устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубпии (i>) 951399 (6I ) Дополнительное к авт. саид-ву (22) Заявлено 31. 12. 80(21) 3228488/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 15.08.82.Бюллетень № 30

Дата опубликования описания 15 .08. 82 (51) M. Кл.

G 11 С 17/00

)Ьеударстеенкый камнтет

СССР

IIo делам нэобретеннй н отхрытнй (53) и К 681. 327..66(088.8) (72) Авторы изобретения

В.П.Ломанов, А.А.Медведев, Б.А.Носов и А.А.Смирнов-(7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ

В ЗАПОМИНА10ЩEE УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности, к уст ройствам программирования запоминающе го уст рой ст в а.

Известно устройство, реализующее способ испол ьзо вани я накопит ел я с дефектными запоминающими элементами, каждый из которых постоянно находится в состоянии — логический ноль или логическая единица. Уст о ройство записывает )1 -разрядное информационное слово в накопитель, затем осуществляется его контрольное считывание. При отсутствии оши!

5 бок цикл записи заканчивается. При обнаружении единичной ошибки производится запись инвертированного слова, при этом факт инверсии идентифицируется записью единицы в дополнительный (и+1)-ый индикаторный разряд. В режиме считывания, при наличии единицы в индикаторном разряде, считанное слово инвертируется 1).

Однако.это устройство не может быть использовано при записи в программируемый накопитель с одноразовой возможностью записи информации.

Наиболее близким по технической сущности к изобретению является устройство для контроля блоков памяти, содержащее формирователь кодов адреса и формирователь эталонных сигналов 1.2).

Однако это устройство не позволяет обходить ячейки памяти в накопителе. При использовании звестного устройства и обнаружении дефектной ячейки вся микросхема, в накопитель которой осуществляется запись, считается непригодной для использования. Также, поскольку дефектная ячейка может появиться B конце цикла записи, общее время записи информации достаточно велико.

Цель изобретения - повышение надежности и быстродействия устройства. з 95139

Поставленная цель достигается тем, что устройство записи информации в запоминающее устройство, содержащее схему сравнения, блок управления, информационные выходы которого подключены к соответствующим входам формирователя адреса и регистра числа, первый управляемый вход блока управления и вход формирователя адреса соединены с первой информационной 10 шиной, выходы формирователя адреса подключены к адресным шинам, дополнительно содержит первый и второй коммут ат оры, счетчик адреса и дешифратор, четыре элемента ИЛИ, счетчик циклов и счетчик резервных ячеек, первый и второй элементы НЕ и элемент И, причем управляющие входы первого и второго коммутаторов подключены к соответствующим выходам деши" фратора, а информационные входы коммутаторов подключены к выходу регистра числа и информационным шинам соответственно, а выходы коммутаторов соединены со входами первого и второго элементов ИЛИ соответственно, выходы которых подключены ко входам схемы сравнения, а выход пер. вого элемента ИЛИ - к входу первого элемента НЕ, причем выход схемы сравнения подключен к первому входу счетчика циклов и входу второго элемента НЕ, выход которого соединен со вторым входом счетчика циклов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу первого элемента HE причем выход третьего элемента ИЛИ подключен к второму входу блока управления и первому входу счетчика

4C адреса, а выход счетчика циклов соединен с управляоцим входом регистра числа, первым входом элемента И и входом счетчика резервных ячеек, выход которого подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход элемента коммутатора подключен ко второму входу элемента И.

На фиг. 1 представлена схема устройства для записи в запоминающее устройство, на фиг. 2 поясняется принцип переадресации, используемый в устройстве для записи.

Устройство содержит блок управления 1,формирователь адреса 2, регистр числа 3, счетчик разрядов 4, дешифратор на к входов и и выходов 5, коммутаторы 6 и 7, элементы ИЛИ 8, и 9 схему сравнения 10, элементы

НЕ 11 и 12, первый элемент ИЛИ 13, счетчик циклов записи 14, счетчик резервных ячеек 15, схему прерывания 16, состоящую из элементов И 17 и второго элемента ИЛИ 18, программируемое ЗУ 19, шины сигналов о невозможности обхода отказавшего запоминающего элемента 20.

Выходы блока управления 1 соединены с формирователем адреса 2, программируемым ЗУ 19, регистром числа 3. Выход формирователя адреса 2 подключен к соответствующему входу ЗУ 19. Регистр числа 3 имеет

И разрядов, из которых один является индикаторным и служит для организации переадресации в случае наличия дефектного запоминающего элемента.

Разрядные выходы регистра числа 3 подключены ко входам коммутатора 6.

Выходы коммутатора 6 соединены со входами элемента ИЛИ 8 и разрядными входами программируемого ЗУ 19, выходы которого соединены со входами коммутатора 7. Управляющие входы коммутаторов 6 и 7 соединены с соответствующими выходами дешифратора 5, входы которого соединены с выходами счетчика 4. Выходы коммутатора 7 подключены ко входам элемента ИЛИ 9, выход которого соединен с первым входом схемы сравнения 10. Выход элемента ИЛИ 8 соединен со вторым входом схемы сравнения 10 и входом элемента НЕ 11. Выход схемы сравнения 10 подключен к элементу НЕ 12 и счетному входу счетчика циклов записи 14. Выход элемента НЕ 11 соединен с одним входом элемента ИЛИ 13. Выход схемы

HE 12 подключен к другому входу элемента ИЛИ 13 и входу установки в ноль счетчика циклов записи 14.

Выход элемента ИЛИ 13 подключен к счетному входу счетчика 4 и входу блока управления 1. Выход счетчика циклов записи 14 соединен со входом элемента И 17, входом счетчика резервных ячеек 15, входом установки в ноль счетчика 4 и sxoдом установки в единицу индикаторного разряда регистра числа 3, Выход элемента И 17 подключен к первому входу элемента ИЛИ 18, второй вход которого соединен с выходом счетчика используемых резервных яче-. ек 15. Выход элемента ИЛИ 18 под5

95 ключен к шине 20. Выход индикатор" ного разряда соединен с соответствующими входами формирователя адреса 2 и блока управления 1.

Работает устройство следующим образом.

Формирователь адреса 2 формирует код адреса первой ячейки зоны памяти, в которую производится запись.

В регистр числа 3 записывается (n-1)разрядное слово, при этом в индикаторный разряд записывается ноль.

Перед началом записи счетчики 4, 14 и 15 сбрасываются в ноль. Далее, значение первого разряда регистра числа 3 поступает через коммутатор

6 на вход программируемого ЗУ 19 и элемент ИЛИ 8. На выходе элемента НЕ 11 формируется единица, которая через элемент ИЛИ 13 поступает на счетный вход счетчика 4 и соответствующий вход блока управления 1, В блоке управления осуществляется подсчет единиц. Затем на вход ЗУ 19 и вход элемента ИЛИ 8 поступает значение второго разряда регистра числа 3. Если значение этого разряда равно нулю, то описанный процесс повторяется. Иначе произво- ., дится запись этого разряда в ЗУ

19. Затем контрольное считывание.

Если запись произошла, то на выходе

: схемы сравнения формируется ноль.

При записи слова блок управления выдает команду формирователю адреса

2 перейти к следующему адресу. Цикл записи, считывание и сравнение могут быть повторены разрешенное число раз - содержимое счетчика циклов записи 14. Если при прохождении разрешенного числа циклов записи, запись данного разряда не происходит, то с выхода счетчика циклов записи

l4 поступает сигнал на вход индикаторного разряда регистра числа 3 и устанавливает этот разряд в единицу. Этот же сигнал сбрасывает 4 в ноль. Процесс переадресации ячеек может повторяться столько раз, сколько ячеек выделено для одной зоны памяти. Подсчет использованных резервных ячеек памяти ведется счетчиком

15. При его переполнении выдается сигнал на вход элемента ИЛИ 18. На шине 20 появляется сигнал, свидетельствующий о невозможности обхода отказавших запоминающих элементов.

Изобретение позволяет использовать

904 микросхем КР556РТ4 вместо 404 при использовании прототипа. Также

1399

1о

15 го

25 зо

55 это устрой ст во поз воляет сократит ь время записи в среднем в два раза. формула изобретения

Устройство для записи информациИ в запоминающее устройство, содержащее схему сравнения, блок управления, информационные выходы которого подключены к соответствующим входам формирователя адреса и регистра числа, первый управляемый вход блока управления и вход формирователя адреса соединены с-первой информационной шиной, причем выходы формирователя адреса подключены к адресным шинам, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены первый и второй коммутаторы, счетчик адреса и дешифратор, четыре элемента ИЛИ, счетчик циклов и счетчик резервных ячеек, первый и второй элементы НЕ и элемент И, причем управляющие входы первого и второго коммутаторов подключены к соответствующим выходам дешифратора, а информационные входы коммутаторов подключены к выходу регистра числа и информационным шинам соответственно, а выходы коммутаторов соединены с входами первого и второго элементов ИЛИ соответственно, выходы которых подключе. ны к входам схемы сравнения, а выход первого элемента ИЛИ вЂ” к входу первого элемента НЕ, причем выход схемы сравнения подключен к первому входу счетчика. циклов и входу второго элемента НЕ, выход которого соединен с вторым входом счетчика циклов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу первого элемента ЙЕ, причем выход третьего элемента ИЛИ подключен к второму входу блока управления и nepsoму входу счетчика адреса, а выход счетчика циклов соединен с управляющим входом регистра числа, первым входом элемента И и входом счетчика резервных ячеек, выход которого подключен к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход первого коммутатора подключен к второму входу элемента И.

Источники информации, принятые во внимание при экспертизе

1. Патент США и 3768071,. кл. 340-146.1, опублик, 1972 °

2. Авторское свидетельство СССР

N 625249, кл. G 11 С 29/00, 1978 (прототип).

951399

fleploe use. оюй

° ° ° яргррие инф . словес

Ppemce внф. ПпУ

1ет1е ям u+g c4414

6!.2

ВНИИПИ Заказ 5859/59 Тираж 622 Подписное

Филиал ППП Патент", г. Ужгород, ул. Проектная, ч

7gmoe инф Ы

gecmae и ф rafa

Ин3иштр у и ра.рМ

Инфо)нвццрныс,Й7.УА)гФ/

Icscbwe уиди

Рсдс/иве

Iveisu.9 ы жиу ли