Программируемый делитель частоты

 

(72) Авторы изобретения

А. С. Брятов, С. Ф. Миронов, С. А. Ник

В. К. Логачев и Л. Я. Драгилев (73) Заявитель

Куйбышевский политехнический институт и (54) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к импульсной технике.

Известен делитель частоты с программным управлением, содержащий генератор эталонных импульсов, двухтакт. ный двоичный счетчик, включающий информационный и буферный регистры, блок вентилей ввода, блок синхронизации и фазовращатель (1) .

Данный делитель не обеспечивает щ достаточной точности.

Наиболее близким по технической сущности к изобретению является делитель частоты, содержащий счетчик, один вход которого соединен с входной шиной, а выходы поразрядно подключены к входам блока сравнения, другие входы которого соединены с входами блока контроля и выходами блока памяти, входы которого соединены с со- 2 ответствующими выходами блока перезаписи, элемент И, входы которого соединены с выходами блока сравнения

1Ф и блока памяти, один из входов которого соединен с выходом элемента И (2).

Известный делитель не обладает достаточной оперативностью изменения коэффициента деления.

Целью изобретения является повышение оперативности изменения коэффициента деления.

Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий счетчик, информационный вход которого соединен с входной шиной, а выходы поразрядно соединены с первой группой входов блока сравне ния, вторая rpynna входов которого соединена с группой входов блока контроля и группой Н выходов блока памяти, входы которого соединены с выходами блока перезаписи, причем выход блока сравнения соеДинен с вы" . ходной шиной входом управления счетчи ка и первым входом элемента И, второй вход которого соединен с М-ным

3 9537 выходом блока памяти и первым дополнительным входом блока контроля, вход которого соединен с (N-1)-ым выходом блока памяти, введены реверсивный счетчик, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого .подключен,к выходу блока сравнения, а выход соединен с первым входом реверсивного счет 1О чика, второй вход которого соединен с выходом элемента И, третий вход подключен к (N-1)-ому выходу блока памяти, четвертый вход соединен с вы ходом блока контроля и второй выходной шиной, а выходы реверсивного счетчика соединены с дополнительной группой входов блока памяти.

На чертеже приведена структурная электрическая схема описываемого де.лителя.

Предлагаемый делитель частоты содержит счетчик 1, блок 2 сравнения, блок 3 памяти, формирователь 4 сигналов переписи, генератор 5 одиночных импульсов, реверсивный счетчик 6, элемент И 7, элемент ИЛИ 8, блок 9 контроля. Входной сигнал подан на входную шину 10. Выходные сигналы снимаются с выходных шин 11 и 12.

Принцип работы делителя заключается в следующем.

В режиме записи микрокоманд в работе находится блок 4, блок 3, генератор 5, счетчик 6, элемент 8.

После сброса в исходное состояние

35 в блок 3 на каждом шаге программ, определяемом кодом на выходах реверсивного счетчика по и выходам ввода от блока 4 записывается и-разрядный

40 код N<,соответствующий требуемому коэффициенту деления на данном шаге, по и+1-му входу — логический уровень управления реверсом, по и+2-му входу - логический уровень управления предустановкой счетчика 6.

Переход от 1-ro íà i+1-й шаг осуществляется путем прохождения 1+1-ro импульса на счетный вход счетчика 6 от генератора 5 через элемент 7, при этом в блоке 3 памяти запоминается код, находившийся на входах ввода микрокоманд непосредственно перед переходом на i+1-й шаг.

По окончании формирования программы делитель переводится в режим испол55 нения программы, и в работе находится счетчик 1, блок 2, реверсивный счетчик, элемент 7, элемент 8, блок

42 4 контроля. При сбросе в исходное состояние и отсутствии предустановки счетчика 6 оно находится на нулевом шаге, 1=0, íà и выходах блока 3 устанавливается код М, и по шине 10 на вход счетчика 1 начинают поступать импульсы входной частоты. При достижении кодом на выходах счетчика 1 значения, равного М, на выходе блока 2 формируется логический уровень, сбрасывающий счетчик 1. Если на нулевом шаге в.блоке 3 по n+l-ìó входу ввода микрокоманд записи уровень управления реверсом, соответствующий прямому счету, а по и+2-му уровень, соответствующий нулевой предустановке, то в режиме исполнения программы счетчик 6, просчитав импульс управления с выхода блока 2 через элемент 8, вызовет на выходах блока 3 код М, обеспечивающий переход блока 2 в состояние несовпадения кодов, разрешая тем самым счет импульсов счетчику 1.

Программа автоматически переходит на первый шаг.

При записи микрокоманд на всех шагах импульс управления по окончании последнего шага перебросит счетчик 6 из полностью заполненного состояния в нулевое, обеспечив переход программы на нулевой шаг и зацикливание программы с числом шагов, равным 2 .

Если код М постоянен на всех ша4 гах программы, то делитель будет выполнять функции делителя частоты с коэффициентом пересчета.

К ч †-М„=сопst, где М;=1,2,...,2 -1.

При значении М,Рсопз делитель будет осуществлять деление частоты импульсов с коэффициентом пересчета, изменяющимся по заранее заданной. программе.

При необходимости частичных измене.ний или полной замены программы делитель снова переводится в режим записи, и в блок 3 перезаписывается новая программа. При этом микрокоманды предыдущей программы стираются на выбранном шаге.

Программное управление режимами счета предустановки и сброса счетчика 6 позволяет еще больше расширить функциональные возможности программируемого делителя частоты.

Если на шаге i в блоке 3 по и+1-му входу ввода микрокоманд записан уровень управления реверсом, соответствующий обратному счету, то в режиме исполнения программы очередной им953742 пульс управления переведет программу с i-го на очередной импульс управления на i-1-й шаг, делая возможным вариации в программном изменении коэффициента пересчета Ки и расши- 5 ряя функции программы., Запись по и+2-му входу ввода микрокоманд на шаге уровня предустановки счетчика 6 дает воэможность в режиме исполнения программы переводить программу на шаг 1+1+у, где g - величина предустановки в единицах младшего разряда счетчика 6, и использовать. программу лишь на определенных шагах.

При этом с выхода элемента 7 импульс поступает на шину предустановки только в случае появления импульса управления в конце i-го шага.

Если в блоке 3 на шаге цЕЯ, g90, по и входам ввода микрокоманд записи 20 код Й, равный коду на выходах счетчи ка 1 в сброшенном состоянии, то логический уровень сброса счетчика появившийся на выходе блока 4 в результате совпадения кодов на выходах 25 блока 3 и счетчика 1 в конце g-1-ro шага, остается таким независимо от дальнейшего поступления импульсов по шине 10 на вход счетчика 1, обеспечив однократное повторение программы Зо с количеством шагов, равным g.

Блок контроля сработает при переходе программы на шаг сСЯ, с 0, в том случае, если только на этом шаге по и входам ввода микрокоманд блока 3 записан код N =2 -1, а по и+1-му и

П

С и+2-му уровни, равные соответственно уровням реверса и предустановки счетчика 6.

° Сигнал с выхода блока контроля сбросит в исходное состояние счетчик 6, обеспечив цикличность работы устройства с количеством шагов, равным С, при отсутствии предустановки счетчика 6 на шагах программы i

Коэффициент пересчета делителя,по шине 12 с-

К,= Hi ,=0 максимальное значение

К, ..„= (2.-1) (2" -1) =2 " -2"-2 +1.

Технико-экономический эффект заклю чается в том, что в описанном делителе частоты более оперативно осуществляется изменение программы и следова-. тельно коэффициента деления.

Формула изобретения

Программируемый делитель частоты, содержащий счетчик, информационный вход которого соединен с входной шиной, а выходы поразрядно соединены с первой группой входов блока сравнения, вторая группа входов которого соедине-. на с группой входов блока контроля и группой М выходов блока памяти, входы которого соединены с выходами блока перезаписи, причем выход блока сравнения соединен с выходной шиной входом управления счетчика и первым входом элемента И, второй вход которого соединен с N-ым выходом блока памяти и первым дополнительным входом блока контроля, второй дополнительный вход которого соединен с (Й-1)-ым выходом блока памяти, о т л и ч а юшийся тем, что, с целью повышения оперативности изменения коэффициента деления, в него введены реверсивный счетчик, элемент ИЛИ и генера тор одиночных импульсов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока сравнения, а выход соединен с первым входом реверсивного счетчика, второй вход которо". го соединен с выходок элемента И, третий вход подключен к (М-1)-ому выходу блока памяти, четвертый вход соединен с выходом блока контроля и второй выходной шиной, а выходы ре-. версивного счетчика соединены с дополнительной группой входов блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

И 458953, кл. H 03 K 23/24, 11 ° 11.73.

2, Лейнов И. Л. Цифровые делители частоты на логических элементах. M., "Энергия", 1975, с. 103.

953712

Составитель Г. Королев

-Е- Й- -"-- -;.ЗОВЯ-Ю УЮ вЂ” %ИОН ЙСВ.

Заказ 6309/о2 Тираж 959, Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий

11)ОЯ Москва Ж-)5 Ра шская наб. д. 4/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4