Запоминающее устройство с самоконтролем

 

ОПИС.АНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Севетскии

Социалистическими

Республик

<п>959168 (61) Дополнительное к авт. свид-ву (22) Заявлено 23 ° Ol 81 (2 ) 3239595/18-24 (5 )М Кл 3 с присоединением заявки ¹ (23) Приоритет

G 11 С 29/00

Государственный комитет

ССС P по делам изобретений и открыт ий (S3) УДК 681. 327. .6 (088.8) Опубликовано 150982. ьюллетеиь ¹34.

Дата опубликования описания 15 . 09 . 82 (54) ЗАПОИИНИОЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

Изобретение относится к автомати- ке и вычислительной технике, в частности к запоминающим устройствам (ЗУ) .

Известно ЗУ с контролем правильности работы дешнфратора и адресных цепей методом шифрации выбранных адресных шии в код адреса, либо сверткой кода адреса и последующим сравнением, либо с кодом адреса, либо с внешней контрольной сверткой кода адреса по некоторому модулю (Ц., Недостатками данного устройства являются. большая. избыточность и малое быстродействие, являющиеся след. ствием сложности шифратора.

Наиболее близким по технической сущности к изобретению является запоминающая система, использующая устройства с неисправными ячейками, содержащая основную память, дешифраторы адреса, постоянную память, дополнительную память. При наличии неисправных адресных шин в основно.. памяти производится обращение к дополнительной памяти, либо к резервным адресным шинам основной памяти (2).

Недостатком данного устройства является низкая точность контроля.

Цель изобретения †. повышение точ ности контроля.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее матричный накопитель, одни входы которого .подключены к выходам дешифратора строк, а другие входы - к выходам дешифратора столбцов, группы программируемых элементов памяти, входы которых подключены к соответствующим выМодам матричного накопителя, дополнительно ввЕдены схема сравнения и дискриминаторы, вход каждого из которых подключен к выходам программируемых элементов памяти соответствующих групп, выходы дискриминаторов подключены к одним из входов схемы сравнения, выходы и другие входы схемы сравнения являются соответственно выходами и входами устройства.

На фиг.1 приведен пример реализации предлагаемого ЗУ с самоконт25 ролем, имеющим матрицу из 64 одноразрядных двоичных слов; на фиг.2пример выполнения программируемого элемента памяти со своим дискриминатором уровняу на фиг.3 — пример

30 выполнения схемы сравнения.

959168

Ток в общей шине подгруппы

Пбстоянный

Постоянный

Устройство содержит программируемые элеме нты памяти 1 первой группы, нечетной подгруппы, программируемые элементы памяти 2 первой группы четной подгруппы, программируемые элементы памяти 3 второй группы нечет1 ной подгруппы, программируемые элементы памяти 4 второй группы четной подгруппы, запоминающие элементы 5

Р матричный накопитель 6, программируемые элементы памяти со своими дискриминаторами 7-10, дешифратор строк

ll„ дешифратор столбцов 12, схему сравнения 13, дискриминатор (ДУ) 14, выходы 15 и 16 дискриминатора первой группы четной подгруппы, выходы 17 15 и 18 дискриминатора первой группы четной подгруппы, выходы 19,и 20 дискриминатора второй группы нечетной подгруппы, выходы 21 и 22 дискриминатора второй группы четной gp подгруппы, шину 23 внешней свертки по модулю два полного кода адреса, выходы 24-26 (сигнал ошибка адресации — COA) схемы сравнения, адресные шины 27-42, шины кода адреса 4348, пороговые усилитель 49 и 50, точку 51 на шине, соединяющую резистор и диод, двухвходовые, элементы И 5263, элементы HE 64-69, семивходовой элемент ИЛИ 70, элементы ИЛИ-НЕ 7172, элементы ИЛИ-НЕ 73-74.

Устройство работает при выполнении следующих условий.

После изготовления устройства производится его контроль и диагностика с целью обнаружения и локализации всех неисправностей.

При обнаружении дефектов, приводящих к неправильной дешифрации некоторых адресных шин, мехзамыканиях производится программирование програм40 мируемых элементов памяти, соединенных с этими адресными шинами.

Запоминающие элементы выбираются с помощью двух адресных шин (стро. ки и столбца), с которыми соединены 45 соответственно программируемые элементы памяти первой и второй группы.

При. обнаружении хотя бы одного дефектного запоминающего элемента производится программирование одного из .5р этих двух программируемых элементов памяти.

Потенциал на выбранной адресной шине строки, .столбца при обращении повышается до определенной постоянной величины, одинаковой для любой адресной шины строки, либо столбца, а невыбранные адресные шины строк и столбцов имеют нулевой потенциал.

Программируемые элементы памяти устройства могут быть любого типа, лишь бы внутренние сопротивления непрограммированных элементов были примерно равны постоянной величине, а внутреннее сопротивление запрограммированного — ao много раз больше 65 внутреннего сопротивления незапрограммированного. Например, он может состоять из последовательно соединенных резистора диода и плавной перемычки.

ДУ 14 в подгруппах может быть любого типа. Основным требованием к

его параметрам является надежное определение двух уровней тока. Например, он может быть выполнен .(фиг.21 на двух пороговых усилителях, входы которых соединены параллельно и подключены к резистору.

Каждый программируемый элемент памяти состоит из последовательно соединенных резистора R, диода Д и плавной перемычки П. Программирование элемента в подгруппах может осуществляться различным образом, например подачей программирующего потенциала с внешнего источника питания на общую шину подгруппы и в точку 51 на шине, соединяющей резистор и диод, в результате чего плавная перемычка П пережигается повышенным током.

Рассмотрим выходные сигналы на идентичных выходах ДУ 14 всех подгрупп в следующих случаях работы устройства.

Отсутствие обращения и дефектов в устройстве. Потенциал всех адресных шин равен нулю, поэтому на входе соответствующего дискриминатора не будет течь ток.

При правильной работе тракта дешифрации выбирается одна адресная шина строки и в общей шине выбранной подгруппы в первой и второй группе

-потечет ток примерно равный ?,)о „ .

Вследствие сбоя или постоянйой неисправности выбираются две и более адресных шин строки, столбца, относящихся к одной подгруппе. В этом случае по общей шине подгруппы течет ток ?) пост ° так KaarK< Aa aд у более адресных шинах строк, либо столбцов, потенциал повышается до определенной постоянной величины, одинаковой для всех выбранных адресных шин, строк, либо столбцов.

Дискриминатор подгруппы реагирует на отсутствие тока, наличие тока Х„, наличие тока 1)хвост в пост общей шине выбранной подгруппы (табл.l). Таблица 1

Выходы дискриминаторов подгрупп

15,17,19)21 16,18,20,22

959168

По сигналам с идентичных выходов"

15, 17, 19, 21 ДУ 14 подгрупп фоРмируются сигналы о четности выбранной строки, столбца.

Полученная внутренняя свертка по модулю два сравнивается с внешней сверткой по модулю, подаваемой на соответствующий вход схемы сравне1 ния 13 по шине 23. По результатам сравнения формируется COA 26, который используется при включении уст ройства в какую-то систему.

Принципы формирователя внутренней свертки по модулю два показаны в табл.2.

Т а б л и ц а 2

Сигналы на выходах дискриминатора подгруппы

Адресация

Внутренняя

СКА

Нечетные ошибки

1 группы

2 группы

Есть

Нет

15 17

Выел- СОА няя 26

СКА

Внеш- СОА няя 26

СКА

Я

П р и м е ч а н и е. 1. Значение внутренней CKA равно 1, если число единиц в полном коде адреса запоминающего элемента, к которому фактически произошло обращение, нечетное.

2. Значение внешней CKA равно 1, если число единиц в полном коде а адреса запоминающего элемента, к которому производится обращение, нечетное.

3. Значение COA равно 1, если имела место нечетная ошибка в полном коде адреса, поданном на устройство.

4. СОА 26 вырабатывается в двух случаях и их комбинациях, не предусмотренных табл.2: а) если выбираются две и более адресных шин, относящиеся к одной под-. группе, то (табл.1) на выходах дискриминатора подгруппы по сигналу 11 формируется COA 26 схем сравнения 13; б) если выбираются две или более адресных шин в разных подгруппах одной группы, то по одновременному появлению сигналов на выходах дискриминаторов подгрупп, относящихся к одной группе схемы сравнения 13, формируется COA 26.

5. Выход 24 схемы сравнения 13 служит для индикации неисправности адресных шин строк. Сигнал на этом выходе равен 1, если на выходах дискриминаторов нечетной 7 и четной 8 подгрупп первой группы имеются сигналы 00 .

6. Выход 25 схемы сравнения 13 служит для индикации неисправности адресных шин столбцов, сигнал на этом выходе равен 1, если на выходах дискриминаторов нечетной 9 и четной 10 подгрупп второй группы имеются сигналы 00 .

В табл.2 приняты следующие обозначения:

Внутренняя CI"A — - внутренняя свертка по модулю два запоминающего элемента, к которому производится обращение.

Внешняя CKA — внешняя свертка по модулю два для sanoминающего элемента, к которому производится обращение.

СОА 26 — сигнал ошибки адреса55 ции,снимаемый с выхода

26 схемы сравнения 13.

0,1 значение сигнала, формируемого схемой сравнения 13, либо

60 значение сигнала на выходе дискриминатора соответствующей группы.

Схема сравнения 13 работает в со65 ответствии с приведенным алгоритмом.

959168

С выхода двухвходового элемента ИЛИ

НЕ 71 сформированный COA подается на один из входов семивходового элемента ИЛИ 70. По условиям примечания 4а, формирование COA 26 осуществляется с помощью. двухвходовых элементов И 54-57 для четных и нечетных подгрупп первой и второй групп про-" граммируемых элементов памяти. COA

26 с выходов двухвходовых элементов

И 54-57 подается на входы семивходового элемента ИЛИ 70.

По условиям примечания 4б формирование СОА 26 осуществляется с помощью двухаходовых элементов И 523 и 53. Сигналы, сформированные с помощью этих элементов, подаются на входы семйвходового элемента, ИЛИ 70.

По условиям примечания 5 сигнал индикации постоянной неисправности адресной ыины строки на выходе 24 схемы сравнения 13 формируется двухвходовым элементом ИЛИ-НЕ 74.

По условиям примечания б сигнал индикации постоянной неисправности адресной шины столбца на выходе 25 схемы сравнения 13 формируется двухвходовым элементом ИЯИ-HE 73.»

Комбинированное использование программируемых элементов памяти для осуществления оперативного контроля правильности дешифрации, исправности адресных шин для форми- рования сигналов для запрещения обращения к дефектным адресным шинам и их замены повышает точность контроля ЗУ. При этом достигается малая .избыточность по двоичным запоминаю8 щим элементам и постоянное число дополнительных логических c_#_eM дискриминаторов, не зависящЕе,от информационного объема устройства. Это делает предложенное устройство более

1 простым по сравнению с известным.

Формула изобретения

Запоминающее устройство с самоконтролем, содержащее матричный на10 копитель, одни входы которого под-. ключены к выходам дешнфратора строк, а другие входы — к выкодам дешифратора столбцов, группы программируемых элементов памяти, входы которых

15 подключены к соответствующим выходам матричного накопителя, о т л ич а ю щ е е с я тем, что, с целью повышения точности контроля устройства, оно содержит схему сравнения и дискриминаторы, вход каждого из которых подключен к выходам программируемых элементов паМяти соответствующих групп, выходы дискриминаторов подключейы к одним из входов схемы сравнения, выходы и другие входы схемы сравнения являются соответственно выходами и входами устройства.

Источники информации, принятые во внимание при экспертизе

1. Самофалов К.Г. и др. Структурно-логические методы повышения надежности запоминающих устройств.

И., 1976, с. 65-68.

2. Патент США Р 3422402, кл. G ll В 13/00, опублик. 1965 (прототип>.

959168

) ,., il ! .Составитель С.Шустенко

Редактор T.Митрович Техред Й.Гайду Корректор Ю. Макаренко

Заказ 70% 70 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4