Микропроцессорный модуль

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ iu960831 (63 ) Дополнительное к авт. свид-ву (22) Задавлено 04.07.80 (21) 2981554/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 23 09,82. Бюллетень № 35

Дата опубликования описания 26 09.82 (54)М. Кл.

606 F 15/00 зооударотееииый комитет

СССР ао делам изобретений и открытиЯ (53) УДК 681.325 (088.8) (?2) Авторы изобретения

М. А. Гладштейн, В. А. Баскаков и В. N. Ко арова, его qо т и il и A

ПЛТИТНО

ХНИЧЕСКА

Рыбинский авиационный технологический инс итут

° ез Б ЛЯ ОТЕКА (71) Заявитель (54) МИКРОПРОЦЕССОРНЫЙ МОДУЛЬ

Изобретение относится к вычислительной технике и может найти применение при построении однородных универсальных ЭВМ высокой производительности.

Известен микропроцессор, который со5 держит первый, второй, третий и четвертый триггеры Pl) .

Недостатком этого микропроцессора является то, что время формирования ряда операций, например проверки операнда, записанного в первом, втором, третьем и четверт- м триггерах, на четность, больше одного периода тактовых импульсов.

Наиболее близким к предлагаемому является микропроцессорный модуль, содержащий первый, второй, третий и четвертый триггеры, первый, второй, третий и четвертый мультиплексоры (21 .

Недостатком известного микропроцессорного модуля является то, что время 20 формирования результата при использовании цепи переноса в И-м разряде прямо пропорционально разрядности модуля и составляет И, СЛ, где (; — задержка, вносимая одним мультиплексором и равная четырем задержкам на один вентиль.

11елью изобретения является увеличение быстродействия микропроцессорного модуля.

Поставленная цель достигается тем, что в микропроцессорный модуль, содержащий четыре триггера и четыре мультиплексора, причем информационные входы мультиплексоров соединены с входом управления результатом модуля, первые управляющие входы мультиплексоров подключены к соответствующим информашюнным . входам модуля, выходы мультиплексоров соединены с информаш онными входами соответствующих триггеров, тактовые входы которых подключены к тактовому входу модуля, выходы триггеров соединены с е соответствующими информашюнными выходами модуля и вторыми управляющими входами мультиплексоров, кроме того, вторые управляющие входы первого и четве960831 4 того мультиплексоров подключены соответственно к входам переноса и обратной связи модуля, а выход первого триггера .соединен с выходом обратной связи модуля, введены четыре сдвоенных мультиплек- 5 сора, элемент HE и шесть мультиплексоров переноса, при этом первые и вторые информационные входы сдвоенных мультиплексоров подключены соответственно к первому и второму входам управления переносом 10 модуля, первые управляющие входы сдвоенных мультиплексоров соединены с соответствующимии информационными входами модуля, вторые управляющие входы сдвоенных мультиплексоров подключены к выходам соответствующих триггеров, вход элемента HE соединен с входом переноса модуля, первые и вторые управляющие входы мультиплексоров переноса подключены соотвественно к входу переноса модуля и 2О выходу элементе НЕ, а информационные. входы мультиплексоров переноса соединены с прямыми и инверсными выходами соответствующих сдвоенных мультиплексоров, причем первый и второй информационные входы шестого мультиплексора переноса подключены к выходам соответственно четвертого и пятого мультиплексоров переноса, выход шестого мультиплексора переноса соединен с выходом переноса модуля, а кроме того, второй управляющий вход четвертого сдвоенного мультиплексора подключен к входу обратной связи модуля, выходы первого, второгои третьего мультиплексоров переноса соединены с вт=рымн управлякщими входами соот35 ветственно второго, третьего и,четвертого мультиплексоров.

Не чертеже изображена функциональная схема микропроцессорнот о модуля.

Устройство содержит первый, второи, третий и четвертый триггеры 1 - 4, первый, второй, третий и четвертый мультиплекс,оры 5 — 8 и имеет вход 9 управления результатом, первый, второй, третий и четвертый информационные входы 1045

13, первый, второй, третий и четвертый информационные выходы 14-17, вход 18 и выход 19 переноса, вход 20 и выход 21 обратной связи и тактовый вход 22.

Модуль также содержит первый, второй, третий и четвертый сдвоенные мультиплексоры 23 — 26, элемент HE 27", первый, второй, третий, четвертый, пятый и шестой мультиплексоры 28 - 33 переноса и имеет первый и второй выходы 34 55 и 35 параллельного переноса, первый и второй входы 36 и 37 управления пере носом, соединенные соответственно с первой и второй группами информационных входов сдв ое нных м ультиплекс оров 2 3—

26 соответственно. Вторые управляющие (старшие значащие с весом 4) входы этих мультиплексоров соединены с выходами 14 — 17 модуля соответственно.

Первые управлякщие входы с весом 2 соединены с входами 10 — 13 модуля соответственно, первые управляющие входы с весом 1 сдвоенных мультиплексоров 23, 24 и 25 соединены с выходами

15, 16 и 17 модуля соответственно. Первый управляющий вход с весом 1 сдвоенного мультиплексора 26 соединен с входом . 20 обратной связи, первые и вторые прямые и инверсные выходы сдвоенных мультиплексоров 23 - 26, вход 18 переноса и выход элемента HE 27, вход которого соединен с входом 18 переноса, соединены с входами мультиплексоров 2833. Тактовый вход модуля соединен с тактовыми входами триггеров 1 — 4, выходы которых соединены с выходами 1417 модуля и с вторыми управляющими (старшими значащими с весом 8) входами мультиплексоров 5 - 8 соответственно, первые управляющие входы с весом 4- которых соединены с входами 10 — 13 модуля соответственно, первые управляющие входы с весом 1 мультиплексоров 5, 6 и 7 соединены с выходами 1Г>, 16 и 17 модуля соответственно, а мультиплексора

8 - с входом 20 обратной связи, первый управляющий вход с весом 2 мультиплексора 5 соединен с входом 18 переноса, выходы мультиплексоров 5 — 8 соединены с информационными входами триггеров 1—

4. Выходы мультиплексоров 28, 29, 30 и 33 соединены с первыми управляющими входами с весом 2 мультиплексоров 6, 7 и 8 и выходом 19 переноса соответственно, а выходы мультиплексоров 31 и 32— с выходами 34 и 35 параллельного переноса соответственно.

Мультиплексоры 28 - 33 реализуются в соответствии со следующими формулами:

C11= C, (.„Ч СОР„;

t =- Сф1АД и СОА11 >Ч СОДа4 Ч СО 15 21

С = с 0 21 cL kgv со А1) э и ссФ1 (1 исоА1 М> и Сррр dyvСоР1Р с4чС01 1А21 ч 0f 1 О ъI K =о(„ДдХЗЗ Чс(Эд.Хф4 Ф 2У Ф4." 1 - Ъ >>

VX,1Х фф М1 У ЪР<ИZ„OL ЬР4Y41$<) bр4

Х,=Р1а,Х,(Ч Ру (4Ч 51<< 5>(Р>Ч М4 и (Ь„g о4Я4y P1ygg>>ggy$1 (2Pg 4ЧPg >Ь.РЪ14

С4.= СОДЧСсД k

96083

5 где Со — вход 18 переноса; — выход элемента HE 27;

< g p4 — первые прямой и ин1, а,5

Д, версный выходы сдво2, Ъ, 4 енных мультиплексоров

23 — 26 соответственно;

P,Ðé1,64 — вторые прямой и ин5 > 4, R,Р4 версный выходы сдвоенных мультиплексо- ° iO ров 23 — 26 соответственно.

Любая коньюнкция в любой из формул, заключенная между знаками >, реализуется соответствующим элементом И, а выходы элементов И, реализующих коньюнкции данной формулы, соединены с соответствующими входами элемента ИЛИ, выход которого является выходом данного мультиплексора переноса.

Микропроцессорный модуль работает следующим образом

Двоичный код, поступающий по входу 9 и входам 36 и .37, задает вид реализуемой модулем операции над двумя операндами, один из которых записан в триггерах 1 — 4, а второй поступает на входы

l0 — 13. На выходах мультиплексоров 58 формируются соответственно первый, в-.орой, третий и четвертый разряды кода ЗО результата операции. При этом j -й разряд результата (первый, второй, третий или четвертый) есть переключательная функция четырех аргументов: сигнала на

-м входе (10, 11, 12 или 13), сигнала на 4 -м выходе (14, 15, 16 или 17), 3% сигнала переноса, поступающего по входу

18 переноса или непосредственно с выходов с мультиплексоров 28, 29 или 30, и сигнала обратной связи, поступающего непосредственно с выходов 15, 16 и 17 или непосредственно по входу 20 обратной связи. Вид этой функции определяется двоичным кодом, подаваемым на вход 9 управления результатом. Одновременно

4S на выходах мультиплексоров 28, 29, 30 и 33 формируются сигналы переноса, которые являются переключательными функциями соответственно. а) сигнала, поступающего по входу 18 переноса, сигнала на входе 10, сигнала

SO на выходе 14 и сигнала обратной связи, поступающего с выхода 15; б) всех сигналов из группы.0, а также сигнала на входе 11, сигнала на выходе 15 и сигнала обратной связи, по- ступающего с выхода 16; в) всех сигналов из группы 6, а также сигнала на входе 12, сигнала на вы1 6 ходе 16 и сигнала обратной связи, поступающего с выхода 17; г).всех сигналов группы 3, а. также сигнала на входе 13, сигнала на выходе

17 и сигнала обратной связи, поступающего по входу 20 обратной связи.

По этой причине время формирования всех указанных сигналов переноса за исключением сигнала переноса, формирующегося на выходе мультиплексора 33 и подаваемого на выход 19 переноса, одинаково и составляет Сс, + Г„, где С, задержка, вносимая одним сдвоенным мультиплексором, которая равна четырем задержкам на один вентиль, плюс задержка элемента HE ; tд — задержка, -вносимая мультиплексором переноса, которая равна двум задержкам на один вентиль.

При этом на выходах мультиплексоров 31 и 32 формируются сигналы, подаваемые на выходы 34 и 35 параллельного переноса, которые могут быть использованы для формирования сигналов переноса (время формирования которых одинаково и составляет(ССм+2Сл)+4, + ) ежду îàó лями при их совместной работе в многоразрядном устройстве, где 1 — единичная задержка, вносимая элементом НЕ,27. В .этом случае время формирования результата в любом разряде такого многоразрядного устройства прп использовании сигнала переноса равно (M+(LC +gL„)++„+ и не зависит от номера разряда.

Вид переключательных функций, определяющих сигналы переноса, указывается двоичным кодом, подаваемым по входам

36 и 37 управления переносом. Это обеспечивает независимость времени формирования результата от номера разряда для всех операций с двумя операндами, реализуемых устройством за один такт.

По фронту тактового импульса, поступающего по входу 22 на тактовые входы триггеров 1 - 4, происходит запись кода результата операции в триггеры 1 — 4.

Этот, код подается на выходы 14 — 17.

Одновременно сигнал с выхода триггера 1 подается на выход 21 обратной связи.

Код, записанный в триггеры 1 - 4, остается неизменным до прихода фронта следующего тактового импульса.

Использование предложенного модуля позволяет существенно повысить быстродействие известного устройства. Действительно, время формирования результата на выходе четвертого мультиплекс ора на одну треть меньше, чем в устройстве, получен. ном объединением двух известных устройств, а использование первого и второго выхо"7 9608 дов параллельного переноса обеспечивает независимость времени формирования результата от номера разряда устройства при совместной работе нескольких модулей, причем это время на (25 И - 4)% меньше времени формирования результата в й-м разряде. где И rr4.

Формула изобретения 10

Микропроцессорный модуль, содержащий четыре триггера и четыре мультиплексора, причем информационные входы мультиплексоров соединены с входом уп- 1S равления результатом модуля, первые управляющие входы мультиплексоров подключены к соответствующим HH(flopMGIlHDHHblM входам модуля, выходы мультиплексоров соединены с информационными входами рй соответствующих триггеров, тактовые входы которых подключены к тактовому входу модуля, выходы триггеров соединены с соответствующими информационными выходами модуля и вторыми управляющими 2у входами мультиплексоров, кроме того, вторые управляющие входы первого и четвертого мультиплексоров подключены соответственно к входам переноса и обратной связи модуля, а выход первого триггера ра соединен с выходом обратной связи модуля, о т л и ч а ю ш и и с я тем, что, с целью увеличения быстродействия, он содержит четыре сдвоенных мультиплексора, элемент НЕ и шесть мультиплексо35 ров переноса, при этом первые и вторые информационные входы сдвоенных мультиплексоров подключенЫ соответственно к первому и второму входам управления переносом модуля, первые управляющие входы сдвоенных мультиплексоров соединены с соответствующими информационными входами модуля, вторые управляющие входы сдвоенных мультиплексоров подключены к выходам соответствующих триггеров, вход элемента HE соединен с входом переноса, модуля, первые и вторые управляющие входы мультиплексоров переноса подключены соответственно к входу переноса модуля и выходу элемента НЕ, а информационные входы мультиплексоров переноса соединены с прямыми и инверсными входами соответствующих сдвоенных мультиплексоров, причем первый и второй информационные входы шестого мультиплексора переноса подключены к выходам соответственно четвертого и пятого мультиплексоров переноса, выход шестого мультиплексора переноса соединен с выходом переноса модуля, а кроме того, второй управляющий вход четвертого сдвоенного мультиплексора подключен к входу обратной связи модуля, выходы первого, второго и третьего мультиплексоров переноса . соединены с вторыми управляющими входами соответственно второго, третьего и четвертого мультиплексоров.

Источники информации принятые во внимание при экспертизе

1. Зарубежная электронная техника, Ш ИИ "Электроника". М., 1977, с. 19—

21.

2. Авторское свидетельство СССР по заявке № 2786482/18-24, кл. GOC Г 15/00, 1980 (прототип) .