Адаптивное резервированное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.01 ° 81 (21) 3230496/18-24 ($)) + К 3

6 06 F 11/20

Н 05 К 10/00 с присоединением заявки М—

Государственный комитет

СССР но делам нзооретеннй н открытий (23) Приоритет —Опубликовано 3009.82. Бюллетень М 36

Дата опубликования описания 30.09.82 (И) УДК 681. 3 (088.8) (72) Авторы изобретения

В.П.ТищЕнко, В.Г. Псарев н И.A.Ko (71) Заявитель (54) АДАПТИВНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в резервированных системах управления, а также в адаптивных резервированных устройствах повышенной надежности .

Известно устройство для контроля оперативной памяти, содержащее схему свертки по модулю два, регистр данных памяти с триггерами контрольных разрядов, блок сравнения, свертку по модулю, блок преобразования контрольных разрядов. 1) .

Однако в данном устройстве недостаточно полно используются возможности контроля по модулю и контроля сравнением, в частности не оперативно выявляются..ошибки любой кратности, которые могут. возникнуть в информации, считываемой с блока оперативной памяти (например, контроль по модулю два не выявляет ошибки кратности двум).

Известна также система обработки данных с утроенными блоками, содержащая утроенные блоки обработки данных, соединенные при помощи утроенных. стандартных соединений с блоками ЗУ. К каждому утроенному соединению блока системы для контроля поТока информации подключен компаратор с мажоритарным органом так, что он в каждый момент оценивает данные,. полученные по двум стандартным соединениям 2 .

Недостатком системы является потеря работоспособности при наличии многократных ошибок в потоках информации двух блоков памяти, так как компараторы не позволяют оперативно определять исправный третий блок при наличии двух отказавших, что снижает надежность данной систеьы.Наиболее близким по технической сущности к предлагаемому является адаптивное резервированное устрой,ство, содержащее многоразрядные схема сравнения, одни входы. которых соединены с выходами восстанавливающего органа, а другие — с выходами соответствующих резервируемых каналов, блоки. адаптации, информационные входы которых соединены с соответствующими выходами резервируемых каналов, управляющие входы — с выходами схем сравнения, а информационные выходы — с входами восстанавливающего органа и индикаторы отказов резерви,руеьых каналов (триггеры отказов).

Кроме того, оно содержит триггер и

96 2959

Ъ выходной элемент ИЛИ, входы которо. го соеди. ены с сигнальными выходами блоков адаптации, а выход -со счетным входом триггера, нулевой выход которого соединен с первым, а единичный выход - с вторыми сигнальными 5 входами блоков адаптации, каждый иэ которых содержит четыре элемента И, триггеры имитации "0" и "1", элемент

ИЛИ-HE и элемент ИЛИ, выход которого соединен с информационным выходом 10 блока адаптации, один вход — с выходом четвертого элемента И, первый вход которого соединен с информационным входом блока адаптации, а второй - с нулевым выходом триггера д имитации "0", единичный вход триггера имитации "1" соединен с выходом второго элемента И, первый вход которого соединен с первым сигнальным входом блока адаптации, а единичный вход триггера имитации "0" соединен с выходом третьего элемента

И, первый вход которого соединен с вторым сигнальным входом блока адаптации, а вторые входы второго и третьего элементов И соединены с выходом первого элемента И и сигнальным выходом блока адаптации, причем первый вход первого элемента И соединен с первым сигнальным входом блока адаптации, второй вход - с входом ЗО индикатора отказа и выходом элемента ИЛИ-НЕ, один вход которого соединен с единичным выхо дом триггера имитации "1" и с вторым входом элемента ИЛИ, а второй вход - 35 с единичным выходом триггера имитации" 0" t 3).

Недостатком устройства является то, что оно не.обеспечивает оперативный контроль многоразрядной информа- 4g ции при отказах различной кратности в двух каналах, а, следовательно, и перестройку на оставшийся исправный третий канал, что снижает эффективность системы и ее надежность.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что адаптивное резервированное устройство, содержащее в каждом канале многоразрядный блок сравнения, входы которого подключены к информационным выходам резервируеьмх узлов одноименного и последующего каналов, блок контроля по модулю два, подсое-. диненный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, каждый из которых содержит дешифратор кода управления, подключенный выходами к управляющим выходам канала, три эле- 60 мента И, первый элемент ЙЛИ и индикаторы отказов, в каждом канале содержит второй элемент ИЛИ, а в каждом блоке адаптации - триггер фиксации прерывания, элемент 2И-ИЛИ, йервыя и второй мажоритарные элементы, элемент И-НЕ, элемент HE u четыре элемента ИЛИ, причем в блоке адаптации кадого канала первые и вторые входы первого элемента И подключены к выходам вторых элементов

ИЛИ первого и третьего каналов, первые и вторые входы второго элемента

И - к выходам вторих элементов ИЛИ второго и первого каналов, а первые и вторые входы. третьего элемента

И - к выходам вторых элементов ИЛИ третьего и второго каналов, третьи входы первого, второго и третьего элементов И подсоединены к выходу первого элемента ИЛИ, первый вход которого подключен к входу элемента

НЕ и к выходу элемента И-НЕ, входи которого соединены с выходами вторых элементов ИЛИ всех каналов, выход элемента HE соединен с первым входом элемента 2И-ИЛИ, а второй вход первого элемента ЙЛИ подключен к инверсному выходу второго мажоритарного элемента и к второму и третьему входам элемента 2И-ИЛИ, выходы первого, второго и третьего элементов И подключены к первым входам третьего, четвертого и пятого соответственно элементов ИЛИ и к входам шестого элемента ИЛИ, выход которого соединен с четвертым входом элемента 2И-ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу блока контроля по модулю два первого канала, .вторые входы четвертого и пятого элементов ИЛИ вЂ” к выходам блоков контроля по модулю два второго и третьего каналов соответственно, выходы трех блоков контроля по модулю два подключены к „входам второго мажоритарного элемента блока адаптации данного канала, в котором выходы третьего, четвертого и пятого элементов

HJiH подключены к входам соответствующих индикаторов отказов, выходы которых соединены с входами дешифратора кодов управления и с входами первого мажоритарного элемента; выход которого соединен с пятым входом элемента 2И-ИЛИ, подключенного выходом к входу триггера фиксации прерывания, выход которого соединен с прерывающим выходом канала, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразряд:ного блока сравнения данного канала.

На чертеже представлена схема устройства.

Предлагаемое устройство содержит резервируеьый узел 1, блок 2 контроля по модулю два, многоразрядный блок 3 сравнения, второй элемент

4 ИЛИ, блок 5 адаптации, индикаторы б -6 отказов, триггер 7 фиксации прерывания, элементы 8 -8> ИЛИ, элемент 9 2И-ИЛИ, первый 10 и второй .11 мажоритарные элементы, дешифратор 12

962959.

Таким образом, блок 5 в данной отказовой ситуации определяет ф5 отказавшие узлы 1 и устанавливает в единичное состояние соответствующие индикаторы 6, едкничные сигналы с выходов которых поступают на входы дешифратора 12 и на выходе 18 появля,© ется код перестройки мажоритарных элементов внешнего устройства на работу от исправного узла 1 третьего канала.

Вариант Ц. В узлах 1 первого и второго каналов возникают ошибки четной кратности, отказавшие разряды накладываются друг .на друга и име.ется полное соответствие отказавших разрядов между узлами 1 каналов, На вторых входах блока 5 присутствует код 011, который расшифровывается элементами 13 И и устанавливает в единичное состояние индикатор бз, что ложно указывает на неисправность узла 1 третьего канала. Однако с едиЫ,ничного выхода индикатора 6, ранее кодов управления, элементы 13 -13. И, элемент 14 И-НЕ, элемент 15 НЕ, информационные магистрали 16, прерывающие выходы 17, управляющие выходы

18 и элементы 19 и 20 ИЛИ.

Устройство работает следующим образом.

В исходном положении триггер 7 и индикаторы 6 -б 1 находятся в нуле° вом состоянии, в узле 1 отсутствуют неисправности и поэтому по всем разрядам на входах блоков 3 выполняется сравнение информации, на входах межканального. сравнения и кодового контроля блока 5 устанавливаются нулевые

1сигналы от элементов 4 ИЛИ и от блоков 2. На прерывающем выходе 17 отсутствует сигнал прерывания вычисЛительного процесса, а на выходах

-18 - код, соответствующий мажоритар ному режиму приема информации по магистрали 16.

В процессе длительного функциони рования в узлах 1 возникают неисправности, которые приводят к появлению ошибок различной кратности в информационной магистрали 16.

Первая неисправность, которая . возникает, например,в узле 1 первого канала, обнаруживается блоком 2, выявляющим появление в информации ошибок, не кратных двум. Эти же ошиб° ° ° ки, но любой кратности, всегда обнаужат блоки 3.

Принцип обнаружения и фиксации ошибок следующий. Пусть, например, в информации узла 1 первого канала имеются ошибки в нулевом, первом и втором разрядах. Тогда в результате поразрядного сравнения информации своего и последующего каналов на входах межканального сравнения блоков 5 присутствует код 101, соответствующий коду на выходах элементов 4 ИЗБ первого, второго и третьего каналов.

Указанный код 101 поступает на .входы элементов 14 И-НЕ и 13 И. При этом разрешающий сигнал "1" на входе элемента НЕ 15 не изменяет своего со««. стояния и на выходе элемента И 13, появляется сигнал "1", который, пройдя через элемент 8 ИЛИ, устанавливает индикатор б в единичное состояние, что соответствует отказавшему узлу 1 первого канала. Данную ошибку зафиксирует блок 2. На входы кодового контроля блока 5 поступает код

100 с "1" по первому отказавшему узлу, который, пройдя через элемент

8 ИЛИ, подтверждает единичное состояние индикатора 6 . Остальные элементы остаются в исходном состоянии.

Аналогично может быть зафиксирован первый отказ по узлу 1 любого канала.

В случаях возникновения отказа ,по любому узлу 1 на магистралях 16

c,тказавших каналов могут быть различные комбинации ошибок в разрядах.

Схема блока 5 позволяет в зависимости от комбинации ошибок принимать соответствукицие решения по их парированию.

Все комбинации ошибок в информации узлов 1 двух каналов можно классифицировать по признакам кратности ошибок в узлах 1 каналов и взаимно10 му расположению ошибок между разрядами узлов 1 каналов.

Рассмотрим работу устройства для некоторых типичных отказовых ситуаций.

15 Вариант 1. В узлах 1 первого, а затем второго каналов возникают ошибки нечетной кратности, отказавшие ,разряды в узлах 1 накладываются друг на друга, но полного соответст;р вия отказавших разрядов нет.

При этом на входах межканальиого сравнения блока 5 присутствует код

111, соответствующий коду на выходах элементов 4 ИЛИ каналов ° Данный код в блоке 5 поступает на вход элемента 14 И-НЕ и нулевым сигналом на выходе элемента 19 ИЛИ запрещает про. хождение этого кода на запись в индикаторы 6 -6> .

На входах кодового контроля блока

5 появляется код 110, сформированный . блоком 2, который, пройдя через элементы 8„ 8 и 8 ИЛИ, устанавливает в единичное состояние индикатор 6 и подтверждает единичное состояние йн35 дикатора б„

Одновременно указанный код поступает на входы элемента 11 и устанавливает на его выходе нулевой сигнал, который закрывает элемент 9 2И-ИЛИ и

4© запрещает запись в единичное состояние триггера 7.

962959 установленного в единичное состоя/ ние, и индикатора 6 на вход элемента 10 поступает код 101, который фомирует на выходе этого элемента

Код 1 появляется на выходе элемента 8 по сигналу с выхода элемен- та 139 И. Отсутствие кода неисправ- ности узлов 1 nepaoro и второго каналов от блоков 2 приводит к тому, что на выходе элемента 11 появляется сигнал "1". При этом срабатывает 30 элемент 2И-ИЛИ и триггер 7 устанавливается в единичное состояние, а на выходе 17 появляется сигнал прерывания вычислительного процесса.

Таким образом, при появлении инФормации узлов 1 каналов ошибок четной кратности, которые не выявляются блоком 2, устройство оперативно формирует сигнал и ошибочная информация не воспринимается. Дальнейший поиск исправного узла 1 осуществляется программно.

Вариант н . В узлах 1 первого и второго каналов возникает ошибка нечетной кратности, отказавшие разряды накладываются друг на друга и имеется полное соответствие отказавших разрядов между узлами 1 каналов.

На входах кодового контроля блока 5 присутствует код 110, который поступает на входы элемента 11. На З0 выходе этого элемента формируется нулевой сигнал, который через элемент 19 ИЛИ запрещает прохождение кода 011 с входов блока 5 через элемент 13 И. В то же время код 110 35 проходит через элементы 8„ -8> ИЛИ и устанавливает в единичное состояние индикатор б, а также подтверждает единичное. состояние индикатора б . Дальнейшая работа устройства 40 айалогична варианту 1.

Следовательно, появление ошибок нечетной кратности в узлах 1 каналов аппаратно определяется устройством, при этом оперативно формиру- 45 ется код управления мажоритарными элементами без прерывания вычислите .льного процесса. эффективность устройства повышается, если вместо кодового контроля по модулю два в блоке ? будет использован yroA, более эффективный контроль по модулю напримеР, контроль по модулю 3,5,7 или числовой контроль по модулю 15.

Предлагаемое устройство повышает надежность путем оперативного определения момента возникновения ошибок в информации и принятия соответствующего решения по парирующе" му воздействию. Кроме этого, устройство обеспечивает работоспособность адаптивной резервированной системы при возникновении оШибок любой кратности, когда аппаратный контроль по модулю два н контроль межканальным 65 сравнением, каждый в отдельности, неспособен оперативно выявить ошибку и определить оставшийся исправный канал. Все это повышает достоверность информации в системе контроля адаптивного резервированного устройства, Формула изобретения

Адаптивное резервированное устройство, содержащее в каждом канале многоразрядный блок сравнения, входы которого подключены к информационным выходам резервируеьых узлов одноименного и последующего каналов, блок контроля по модулю два, подсоединенный входом к контрольному выходу резервируемого узла данного канала, и блок адаптации, каждый из которых содержит дешифратор кода управления,под» ключенный выходами к управляющим выходам канала, три элемента И, первый элемент ИЛИ и индикаторы отказов о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в каждый канал введен второй элемент ИЛИ, а в каждый блок адаптации триггер фиксации прерывания, элементы 2И-ИЛИ, первый и второй мажоритарные элементы, элемент И-НЕ, элемент

НЕ и четыре элемента ИЛИ, причем в блоке адаптации каждого канала первые и вторые входы первого элемента И подключены к выходам вторых элементов ИЛИ первого и третьего каналов, первые и вторые входы второго элемента И - к выходам вторых элементов

ИЛИ второго и первого каналов, а первые и вторые входы третьего элемента

И вЂ” к выходам вторых элементов ИЛИ третьего и второго каналов, третьи входы первого, второго и третьего элементов И подсоединены к выходу первого элемента ИЛИ, первый вход которого подключен к входу элемента НЕ и к выходу элемента И-НЕ, входы которого соединены с выходами вторых элементов ИЛИ всех каналов, выход элемента НЕ соединен с первым входом элемента 2И-ИЛИ, а второй вход первого элемента ИЛИ подключен к инверсному выходу второго мажоритарного элемента и к второму и третьему входам элемента 2И-ИЛИ, выходы первого, второго и третьего элементов

И подключены к первым входам третьего, четвертого и пятого соответственно элементов ИЛИ и к входам шестого элемента ИЛИ, выход которого соедичен с четвертым входом элемента 2И-ИЛИ, второй вход третьего элемента ИЛИ подключен к выходу блока контроля по модулю два первого канала, вторые входы четвертого и пятого элементов

ИЛИ вЂ” к выходам блоков контроля по модулю два второго и третьего кана962959

jc и и

ВНИИПИ Заказ 7515/70 Тираж 731 Подписное филиал ППП "Патент", г. ужгород, ул. Проектная,4 лов соответственно, выходы трех блоков контроля по модулю два подключены к. входам второго мажоритарного элемента блока адаптации данного канала, в котором выходы третьего, . четвертого и пятого элементов HJIH 5 подключены к входам соответствующих индикаторов отказов, выходы которых соединены с входами дешифратора кодов управления и с входами первого мажоритарного элемента, выход которо-1О

ro соединен с пятым входом элемента

2И-ИЛИ, подключенного выходам к входу триггера фиксации прерывания, выход которого соединен с прерываю:щим выходом канала, причем входы второго элемента ИЛИ каждого канала подключены к выходам многоразрядного блока сравнения данного канала.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 333559, кл.G 06 F 11/20, 1970.

2. Патент Франции Р 2163284, кл.G 06 F 11/20, опублик. 1973.

3. Авторское свидетельство СССР

9 496560, кл.G 06 F 11/20, 1973.