Микропрограммное устройство управления

 

Союз Советских

Социалистическик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ >964639 (61) Дополнительное к авт. саид-ву (22) Заявлено 26.01.81(2! ) 3239803/18-24 (51)М. Кл.

Cj 06 F 9/22

° с присоединением заявки М

93еудэдетивньМ квиктет

CCCP в далем кзебретеккй и открнтвя (23) Приоритет

Опубликовано 07.10.82. Бюллетень М 37 (53) УДК681. .325(088.8) Дата опубликования описания 07.10.82 (72) Авторы изобретения

С. Н. Ткаченко, Г. Н. Тимонькнн, В. С. Хар (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ

2 ра микрокоманд, первый выход которого подключен к входу дешифратора $2)

Недостатком известного устройства является низкая производительность, которая обусловлена невозможностью реали5 зации параллельных микропрограмм, т.е. реализации режима мультнпрограммирования..

Наиболее близким к изобретению по технической сущности и достигаемому положительному эффекту является микро-.. программный процессор, который содержит микропрограммное управляющее устройство и операционный блок. Микропро- граммное управляющее устройство этого го процессора состоит из постоянной памяти, блока управления, выход которого соединен с первым входом элемента И и регист-

Изобретение относится и вычислительной технике и может быть использовано в высокопроизводительных вычислительных системах.

Известен микропрограммный процессор, который содержит постоянную память, блок управления, регистр микрокоманд и дешифратор (1) Недостатком данного устройства является низкая производительность, которан обусловлена возможностью только последовательного выполнения микропрограмм.

Бель изобретения состоит в повышении производительности устройства за счет организации режима мультипрограммирования для двух микропрограмм.

Поставленная цель остигается тем, что микропрограммное устройство управления, содержащее блок памяти, блок управления, первый выход которого соединен с первым входом первого элемента И, первый регистр микрокоманд, первый информационный выход которого подключен к входу первого дешифратора, выход которого соединен с первыми входами элементов И первой группы, дополнительно содержит второй регистр микро3 96463 команд, второй дешифратор, пять групп элементов И, три группы элементов ИЛИ и элемент ИЛИ, причем выходы элементов ИЛИ первой группы подключены к адресным входам блока памяти, информационные выходы которого подключены к первым входам элементов H второй и третьей групп, выходы которых подклю- . чены к входам элементов ИЛИ второй и третьей групп соответственно, выходы 10 которых подключены к информационным входам первого и второго регистров микрокоманд соответственно, первый информационный выход второго регистра микрокоманд подключен к входу второго 13 дешифратора; выход которого подключен к первым входам элементов И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым входам элементов RO

И первой и четвертой групп соответствен но, выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И пятой группы, выходы которых подключены к входам элемента 25

ИЛИ и к инверсным входам соответствующих элементов И шестой группы, прямые входы которых подключены к соответст вуюшим выходам элементов И четвертой группы, а выходы — к соответствующим 3Q вторым входам элементов И третьей группы и к первым входам элементов

ИЛИ первой группы, к соответствукицим вторым входам которых подключены вы-ходы элементов И первой группы и вторые входы соответствующих элементов И ,второй группы, выход элемента ИЛИ подипочен к первому входу блока управления, второй вход которого является входом тактовых импульсов устройства и подклю- 4„ чен к второму входу элемента И и к управляющему входу второго регистра микрокоманд, выход элемента И подключен к управляющему входу первого регистра микрокоманд.

Блок управления содержит два элемента задержки, два элемента И и два триггера„ причем второй вход блока подключен к первым входам первого и второго элементов И, выходы которых подключены соответственно к нулевым входам первого и второго триггеров, единичные входы которых соединены с первым входом блока, прямой выход первого триггера через первый элемент задержки соединен с вторым входом первого элемента И, а инверсный выход через второй элемент задержки — с вторым входом второго

9 4 элемента И, третий вход которого подключен к прямому выходу второго триггера, инверсный выход которого является выходом блока.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит вход 1 тактовых импульсов, блок 2 управления, содержащий первый вход 3, элемент 4 задержки, элемент И 5, триггер 6, элемент 7 за-. держки, элемент И 8, триггер 9, выход

10 и второй вход 11, элемент И 12, группу элементов ИЛИ 13, регистр 14 микрокоманд, содержащий поля 15 и 16, младших и старших разрядов, дешифратор

17, группу элементов И 18, группу элементов ИЛИ 19, блок 20 памяти, содержаший дешифраторы 21 и большие интегральные схемы 22 .памяти, группу элементов И 23, группу элементов И 24, группу элементов И 25, элемент ИЛИ

26, группу элементов ИЛИ 27, регистр

28 микрокоманд, содержащий поля 29 и 30, младших разрядов и старших разрядов, дешифратор 31 группу элементов

И 32, группу элементов И 33. Устройство может функционировать в двух режимах: последовательной реализации микропрограмм и мультимикропрограммировения.

В режиме последовательной реализации в каждом рабочем такте устройство может реализовать только одну микроком аиду, в режиме мукьтимикропрограммирования параллельно реализуются две (в рассматриваемом случае) или более микрокоманды.

Устройство работает следующим образом.

В режиме мультимикропрограммирования происходит параллельная реализация двух микропрограмм (основной и параллельной). Адрес очередной микрокоманды основной (параллельной) микропрограммы хранится в регистре 14 (28), а тржтеры 6 и 9 блока 2 управления находятся в нулевом состоянии. По очередному тактовому импульсу с входа 1 устройства срабатывает элемент И 12 и своим выходным сигналом разрешает считывание информации с регистра 14. Одновременно по этому же тактовому импульсу происходят считывание очередной микрокоманды параллельной микропрограммы с выходов регистра 28 микрокоманд. При этом с выхода операционного поля. регистра 14 (28) считываются и. передаются на объекты управления, например, операционные

5 964 блоки (не показаны), коды выполняемых микроопераций, с выходов поля 16 (28) считывается код номера БИС 22:памяти в блоке 20 памяти, который поступает навход дешифратора 17 (31). Одновременно код номера ячейки в БИС 22 памяти считывается с выходов поля 15 (29) регистра 14 (28) и поступает на входы группы элементов И 18 (32}.

Сигналом с выхода дешифратора 17, сос гветствуюшего номеру BHC 22,-в ко тором хранится очередная микрокоманда основной микропрограммы, открываются соответствующие элементы И 1Ы и по коду адреса ячейки в БИС памяти через соответствующие элементы ИЛИ 19 и дешифратор 21 адреса считывается код микрок оманды очередной микропрограммы. Одновременно аналогичным образом срабатывают соответствуксцие элементы И 32, 20 которые передают код адреса ячейки, в которой записан код очередной микрокоманды параллельной микропрограммы, и обращаются к разным ЬИС 22 блока 20, а сигналы с одноименных выходов деши Ю раторов 17 и 31 отсутствуют. Поэтому ни один из элементов И 25 не срабаты вает и следовательно, элементы И 32 пропускают код адреса .ячейки с очередной микрокомандой параллельной микро- ЗО програцмы, выбор которой происходит аналогично для основной микропрограммы.

При считывании информации с выходов блока 20 открываются соответствукзцие группы элементов И 23 и 24„и через элементы ИЛИ 13 и 27 осуществляется запись кодов микрокоманд основной и параллельной микропрограмм в регистры

14 и 28 соответственно. В слуиае обращения обоих микропрограмм к одной и той же БИС памяти в 6поке 20 срабатывает один из элементов И 25 и запрещает передачу адреса очередной микрокоманды параллельной микропрограммы через элементы И 33, а также через элемент ИЛИ

26 подает сигналы на вход 11 блока 2 управления. По этому сигналу триггера

6 и 9 устанавливаются в одиночное состояние.

$0

Триггер 9 запрещает подачу, тактовых импутьсов с входа 1 через элемент И 12 на вход считывания регистра 14 микрокоманд. По очередному тактовому импульсу произойдет считывание микрокоманды

$$ параллельной микропрограммы с регистра

28 и выборка очередной микрокоманды этой же микропрограммы из блока 20.

По этому тактово лу изменению состояния

639 6 триггеров 6 и 9 блока 2 управления не происходит из-за наличия элементов 4 и 7. По следуюшему тактовому импульсу срабатывают элементы И 5 и 8 блока 2 управления, устанавливают триггеры b и 9 в нулевое состояние. Сигналом с нулевого выхода триггера 9 разрешается поступление сигнала на вход считывания ,регистра 14, и далее устройство функционирует аналогично.

Ф ормула изобретения

1 . Микропрограммное устройство управления, содержащее блок памяти, блок уцравления, первый выход которого соединен с первым входом первого элемента И, первый регистр микрокоманд, пер. вый информационный выход которого подключен к входу первого дешифратора, выход„которого соединен с первыми входами . элементов И первой группы, о т л и— ч а ю щ е е с я тем, что, с целью повышения производительности за счет реализации режима мультимикропрограммиро.вания, оно дополнительно содержит второй регистр микрокоманд, второй дешифратор, пять групп элементов И, три групйы элементов ИЛИ и элемент ИЛИ, причем выход элементов ИЛИ первой группы подключены к адресным входам блока памяти, информационные выходы которого подключены к первым входам элементов

И второй и третьей групп, выходы которых подключены к входам элементов

ИЛИ второй и третьей групп соответственно, выходы которых подключены к информационным входам первого и второго регистров микрокоманд соответственно, первый информационный выход второго регистра микрокоманд подключен к входу второго дешифратора, выход которого подключен к первым входам элементов

И четвертой группы, вторые информационные выходы первого и второго регистров микрокоманд подключены к вторым вхо-дам элементов И первой и четвертой групп соответственно, выходы первого и второго дешифраторов подключены к первым и вторым входам элементов И пятой группы, выходы которых подключены к входам элемента ИЛИ и к инверсным входам соответствующих элементов И шестой группы, прямые входы которых подключены к соответствующим выходам элементов И четвертой группы, а выходык соответствуюШМм вторым входам элементов И третьей группы и к первым

7 96463 9 8 входам элементов ИЛИ первой группы, к ходы которых подключены соответственно соответствуюпщм вторым входам которых к нулевым входам первого и втррого трит подключены выходы элементов И первой геров, единичные входы которых соедине группы и вторые входы соответствуюших ны с первым входом блока, прямой выход элементов И второй группы, выход эле- р первого триггера через первый элемент мента ИЛИ подключен к первому входу задержки соединен с вторым входом перблока управления, второй вход которого вого элемента И, а инверсный выход— является входом тактовых импульсов уст- через второй элемент задержки с вторым ройства и подключен к второму входу входом второго элемента И, третий вход элемента И и к управлиошему входу вто- <О которого подключен к прямому выходу рого регистра микрокоманд, выход эле- второго триггера, инверсный выход которомента И подключен к управляюп(ему вхо- го является выходом блока. иу первого регистра микрокоманд.

2. Устройство по п. 1, о т л и ч а- Источники информации, ю m е е с я тем, что; блок управления 1s принятые во внимание при экспертизе содержит два элемента задермаи, два 1. Патент Великобритании элемента И и два триггера, причем вто- Ии 1398367, кл. g 4 А, о1тублик. 1975. рой вход блока подипочен к первым вхо- 2. Авторское свидетельство СССР дам первого и второго элементов И, вы- 34 7177 7 кл. Q 06 F 15/00. 1977.