Запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик фу

=«1,/б

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву— (22) Заявлено 09.01 ° 81 (21) 3256462/18-24 (Я1) М. Ктт.>

G 11 С 11/00 с присоединением заявки №

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

f 33) УДК 681 327 (088.8) Опубликовано 07.10.82. Бюллетень ¹ 37

Дата опубликования описания 071082.

Е. Я. Ваврук, A. Н. Елагин, В. С. Жижки, А. Л. Филимонов и И. Г. Цмоць (72) Авторы изобретения

ВСЕС(ЮЗМ ь 1

"" T<>Ò.10ТЕ ХЩ"-1Е,.1Р.111

БИБЛИО ГБ,д

f (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике, а именно к запоминающим устройствам.

Известно устройство, которое содержит накопитель датчики кода адре1 са, дешифраторы адреса, группы элементов И и . ИЛИ, обеспечивающих подключение датчика кода адреса к дешифратору адреса, входных и выходных информационных шин — к соответствующим шинам устройства 1 .

Недостатком этого устройства является то, что для случая записи многоразрядного кода требуется в.,едение дополнительного оборудования в разряд-!5 ную часть ЗУ или снижение частоты обращения к ЗУ, которое. связано с дополнительными затратами времени на формирование кода адреса для записи (считывания) избыточных разрядов информационного кода.

Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, одни из входов которого 25 соединены с выходами элементов ИЛИ, другие — с выходами дешифратора адреса, входы которого подключены к выходам первых и вторых элементов И, первые входы которых соединены с вы- 30 ходами датчика кода адреса, выходы накопителя соединены с первыми входами третьих и четвертых элементов

И, вторые входы третьих элементов И соединены с шиной опроса и с вторыми входами первых элементов И, третьи входы третьих элементов И и вторые входы четвертых элементов И соединены с шиной разрешения считывания, выходы третьих и четвертых элементов

И соединены с выходами устройства. устройство также содержит шину разрешения записи и информационные шины, элемент задержки, пятые и шестые элементы И, выходы которых подключены к входам элементов ИЛИ, первые входы пятых и шестых элементов

H,ñîåäèíåíû с информационными шинами, вторые входы - с шиной разрешения записи, третьи входы пятых элементов

И соединены с шиной опроса и входом элемента задержки, выход которого соединен с вторыми входами вторых элементов И, третьими входами четвертых и шестых элементов И.

По сигналу "Смена адреса", поступающему на вход датчика кода адреса, на его выходах вырабатывается прямой и инверсный коды адреса. Опрос нако964730 пителя осуществляется при поступлении сигнала "Опрос" на шину опроса.

При этом накопитель сначала опра- шивается по адресу, соответствующему прямому коду адреса, а затем тот же импульс опроса, задержанный элемен- 5 том задержки, обеспечивает опрос накопителя по инверсному коду адреса. В режиме "Запись" (на шину разреше" ния записи подается сигнал разрешения) одна половина информационного >Q кода записывается по прямому коду адреса в накопитель, а вторая половина информационнрго кода записывается в накопитель по инверсному коду адреса. В режиме "Считывание" на шину разрешения считывания подается разрешение, и на выход устройства считывается одна половина информационного слова по прямому коду адреса, а другая - по инверсному (2).

Недостатком такого устройства является ограниченная область применения устройства. Так, запись слова, имеющего разрядность в два раза больше, чем разрядность накопителя, в таком устройстве невозможна.

Цель изобретения — расширение области применения устройства за счет увеличения разрядности вхрдной информации.

Поставленная цель достигается тем, ЭО что в запоминающее устройство, содержащее накопитель, дешифратор адреса, формирователь кода адреса, элементы

ИЛИ, группы входных и выходных эле ментов И и первый элемент залеожки, 35 поичем адресные входы накопителя подключены к выходам дещифоатооа алоеса. олин из входов котооого соединены с выходами Формирователя кода адреса . вход которого является вхолом смены 40 алоеса, информационные входы накопителя подключены,к выходам элементов

ИЛИ, входы котооых соединены с выходами соответствующих входных элементов И, первые входы котовых объеди- 45 нены и являются входом разрешения записи, вторые входы входных элементов И являются информационными входами устройства, первые входы выходных элементов И объединены и являются входом разрешения считывания вторые входы подключены к соответствующим выходам накопителя, вход первого элемента задержки и третьи входы входных и выходных элементов И первых гоупп объединены и являются вхолом опроса, третьи входы входных и выходных элементов И вторых групп соединены с выходом первого элемента залеожки. введены счетчик адоеса, дополнительный элемент ИЛИ и после- 60 довательно соединенные второй и тоетий элементы залеожки, поичем входы входных и выходных элементов H третьих групп подключены к выходу второго элемента задержки, вход ко- 5 торого соединен с выходом первого элемента задержки, третьи входы входных и выходных элементов И четвертых групп подключены к выходу третьего элемента задержки, выходы элементов. задержки соединены с входами дополнительного элемента ИЛИ, выход которого подключен к одному из входов счетчика адреса, другой вход которого соединен с входом формирователя кода адресов, а выходы - с другими входами дешифратора адреса.

На чертеже изображена функциональ ная схема запоминающего устройства при длине входного слова, превышающей разрядность накопителя в четыре раза.

Устройство содержит HBKOHHTBJIb 1, дешифратор 2 адреса, формирователь 3 кода адреса, счетчик 4 адреса, дополнительный элемент ИЛИ 5, первый элемент 6 задержки, элементы ИЛИ 7, группы входных элементов И 8-11 и группы выходных элементов И 12-15, имеющих входы 16-19 и выходы 20-23, соответственно. Устройство имеет вход

24 опроса, входы 25 и 26 разрешения заниси и считывания соответственно.

Устройство также содержит второй 27 и третий 28 элементы задержки и имеет вход 29 смены адреса.

Устройство- работает в режимах

"Запись" и "Считывание".

В режиме "Запись" на вход 25 поступает сигнал разрешения. На входы

16-19 поступает входная информация, равная по количеству разрядов четырем словам накопителя 1. (На, группу входов 19 поступает первое слово, на группу входов 18 — второе слово, на группу входов 17 — третье слово, на группу входов 16 — четвертое слово) .

На первом этапе по сигналу опроса с входа 24 через группу элементов И

11 и элементов ИЛИ 7 первое слово с группы входов 19 записывается в накопитель 1 по адресу, выбранному дешифратором 2 (при этом содержимое счетчика 4 равно нулю, а с выходов формирователя 3 кода адреса снимается нужный адрес) .

На втором этапе цикла записи задер-жанный на элементе б задержки сигнал опроса стробирует прохождение второго слова входной информации через элеМенты H 10 и ИЛИ 7 с группы входов

16 на входы накопителя 1. С выхода элемента б задержки через элемент

ИЛИ 5 на счетный вход счетчика 4 поступает задержанный сигнал опроса с входа 24, который переводит счетчик 4 в состояние /Сч/ + 1 (содер- . жимое счетчика плюс единица). Выходы счетчика 4 являются .младшими разрядами кода адреса, по которому производится обращение к памяти (в общем случае это могут быть любые раз964730 ряды адреса). Старшими разрядами адреса являются выходы формирователя

3 кода адреса. Таким образом, на втором этапе производится запись второго слова входной информации по адресу содержимое формирователя

3 кода адреса I +1.

На третьем этапе задержанный сигнал опроса с выхода элемента 27 задержки переводит счетчик 4 в следующее состояние .(//Сч A/ + 1/ + 1) и стробирует прохождение третьего слова с входов 17 через элементы И 9, ИЛИ 7 на входы накопителя 1. Третье слово входной информации записывается в ячейку по адресу (/содержимое 15 кода формирователя 3 кода адреса/ +

+ 2).

Аналогичным образом на четвертом этапе обращения к накопителю четвертое слово входной информации записы- 2р вается в накопитель 1 по адресу (/со- держимое формирователя 3 кода адреса/

+ 3). При этом стробирующий сигнал опроса берется с выхода элемента 28 задержки. 25

В режиме "Считывание" на вход 2б поступает .сигнал разрешения. Исполнительный адрес на входах дешифратора 2 формируется так же, как и в режи ме "Запись". Сигналы опроса с входа

24 на первом этапе цикла считывания стробируют прохождение первого считываемого слова на выход устройства (группа выходов 23) через группу элементов И 15. На втором этапе с выхода элемента б задержки сигнал опроса стробирует элементы И 14 и разрешает поступление второго слова выходной информации и т.д.

Предлагаемое устройство позволяет значительно расширить область приме- 40 нения устройства в сравнении с известным, в котором имеется принципиальная воэможность записи и считывания информации по разрядности, не превышающей разрядность накопителя 45 более,. чем в два раза. Предлагаемое устройство в сравнении с известным не имеет такого ограничения. Разряд,ность входной и.выходной информации .в принципе в нем не ограничена. Уст- 50 ройство позволяет аппаратно производить упаковку входной информации в слове, длина разрядов. которых равна длине слова ячейки накопителя Это позволяет повысить быстродействие в сравнении с методом программной упаковки инфорглациии. Кроме того, устройство позволяет применить стандартные блоки накопителей в цировых устройствах, обрабатывающих слова повышенной разрядности.

С другой стороны, предлагаемое устройство можно применять в обычных режимах записи и считывания. В этом случае в счетчик 4, как в формирователе 3 кода. адреса, заносится код адреса (соответствующие связи не указаны), по которому производится обращение. При этом, если элементы б., ?7 и 28 задержки заблокированы, ro первсе слово информации записывается или считывается по любому адресу накопителя 1. Это позволяет эффективно использовать емкость накопителя. pìó à изобретения

Запоминающее устройство, содержащее накопитель, дешифратор адреса, формирователь кода адреса, элементы

ИЛИ, группы входных и выходных элементов И и первый элемент задержки, причем адресные входы накопителя подключены к выходам дешифратора адреса, одни из входов которого соединены с выходами формирователя кода адреса, вход которого является входом смены адреса, информационные входы накопителя подключены к выходам элементов

ИЛИ, входы которых соединены с выходами соответствующих входных элементов

И, первые входы которых объединены и являются входом разрешения записи, вторые входы входных элементов И являются информационными входами устройства, первые входы выходных элементов И объединены и являются входами разрешения считывания, вторые входы подключены к соответствующим выходам накопителя, вход первого элемента задержки и третьи входы входных и выходных элементов И первых групп объединены и являются входом опроса, третьи входы входных и выходных элементов И вторых групп соединены с выходом первого элемента задержки, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет увеличения разрядности входной информации, оно содержит счетчик адреса, дополнительный элемент ИЛИ и последовательно соединенные второй и третий элементы задержки, причем третьи входы входных и выходных элементов И третьих групп подключены к выходу второго элемента задержки, вход которого соединен с выходом первого элемента задержки, третьи входы входных и выходных элементов И четвертых групп подключены к выходу третьего элемента задержки, выходы элементов задержки соединены с входами дополнительного элемента

ИЛИ, выход которого подключен к одному иэ входов счетчика адреса, другой вход которого соединен с входом формирователя кода адреса, а выходыс другими входами дешифратора адреса.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 427379, кл. G 11 С 11/00, 1971.

2. Авторское свидетельство СССР

Р 743031, кл. G 11 С 11/00, 1978 (прототип). 964730

Составитель В. Рудаков

Редактор Т. Кугрышева Техред M.Tenep Корректор В. Бутяга М

Эакаэ 7641/34 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11303Ь,. Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4